電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專(zhuān)欄，內(nèi)容有fpga培圳資料、FPGA開(kāi)發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
基于SD卡的Virtex FPGA 配置方案
用一個(gè)時(shí)鐘在FPGA中計(jì)算直方圖，本方案提出了采用 SD 卡存儲(chǔ)配置數(shù)據(jù)的配置方案，使用了目前嵌入式系統(tǒng)中常見(jiàn)的ARM 微處理器和SD 卡， 不僅降低了成本，而且利用了現(xiàn)有資源，節(jié)省了電路板...
基于FPGA的TMR方法改進(jìn)策略
基于SRAM的FPGA對(duì)于空間粒子輻射非常敏感，很容易產(chǎn)生軟故障，所以對(duì)基于FPGA的電子系統(tǒng)采取容錯(cuò)措施以防止此類(lèi)故障的出現(xiàn)是非常重要的。三模冗余(TMR)方法以其實(shí)現(xiàn)的簡(jiǎn)單性和效果...
CoolRunner-II CPLD實(shí)現(xiàn)GPS系統(tǒng)
Xilinx公司的CoolRunner-II CPLD是增加產(chǎn)品功能或與其它器件連接的理想芯片，能使GPS產(chǎn)品在不超出功耗預(yù)算的情況下從眾多同類(lèi)產(chǎn)品中脫穎而出。...
2011-08-31 標(biāo)簽：cpldgpscoolrunner_2cpldgps 21933
FPGA平臺(tái)架構(gòu)提升信息娛樂(lè)系統(tǒng)設(shè)計(jì)靈活性
開(kāi)發(fā)車(chē)載 信息娛樂(lè)系統(tǒng) 面臨著前所未有的挑戰(zhàn)。事實(shí)上，支持眾多不一致甚至矛盾的要求需要采用全新的思路。設(shè)計(jì)基于FPGA的平臺(tái)就是一種可行的解決方案，可通過(guò)設(shè)計(jì)靈活性來(lái)滿足...
2011-08-31 標(biāo)簽：FPGA信息娛樂(lè)系統(tǒng) 1141
多時(shí)鐘域數(shù)據(jù)傳遞的Spartan-II FPGA實(shí)現(xiàn)
本文采用FPGA來(lái)設(shè)計(jì)一款廣泛應(yīng)用于計(jì)算機(jī)、Modem、數(shù)據(jù)終端以及許多其他數(shù)字設(shè)備之間的數(shù)據(jù)傳輸?shù)膶?zhuān)用異步并行通信接口芯片，實(shí)現(xiàn)了某一 時(shí)鐘域 (如66 MHz)的8位并行數(shù)據(jù)到另一低時(shí)...
采用TI多標(biāo)準(zhǔn)基站SoC實(shí)現(xiàn)性能、效率與差異化的全面提升
業(yè)界最佳的 TMS320TCI6618 與 TMS320TCI6616 SoC 經(jīng)過(guò)精心設(shè)計(jì)，可支持無(wú)線數(shù)據(jù)的發(fā)展變革，以及從以語(yǔ)音為中心到以數(shù)據(jù)為中心的處理的演變過(guò)度。新的比特率協(xié)處理器 (BCP) 及 KeyStone 架構(gòu)可...
基于FPGA的通用異步收發(fā)器設(shè)計(jì)
本文用Verilog HDL語(yǔ)言，結(jié)合有限狀態(tài)機(jī)的設(shè)計(jì)方法實(shí)現(xiàn)了UART的功能，將其核心功能集成到FPGA上，使整體設(shè)計(jì)緊湊、小巧，實(shí)現(xiàn)的UART功能穩(wěn)定、可靠;同時(shí)，利用有限狀態(tài)機(jī)的方法具有結(jié)...
基于SoPC的雙邊帶調(diào)幅波系統(tǒng)設(shè)計(jì)
本文介紹了一種基于SoPC的雙邊帶調(diào)幅波系統(tǒng)設(shè)計(jì)方案，闡述了整個(gè)設(shè)計(jì)流程，并對(duì)設(shè)計(jì)結(jié)果進(jìn)行了仿真分析。利用SoPC設(shè)計(jì)雙邊帶調(diào)幅波系統(tǒng)，方法簡(jiǎn)單、靈活、參數(shù)便于修改，具有良好...
基于FPGA直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)
提出了一種基于FPGA的直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)，旨在使無(wú)線通信系統(tǒng)具有較強(qiáng)的抗干擾性和可靠性。在Altera公司的Quartus II軟件平臺(tái)上，利用了硬件描述語(yǔ)言VHDL和原理圖相結(jié)合的方法進(jìn)...
2011-08-25 標(biāo)簽：FPGA直接序列擴(kuò)頻 5344
基于FPGA的遠(yuǎn)距離測(cè)溫器數(shù)控系統(tǒng)設(shè)計(jì)
設(shè)計(jì)了基于FPGA的遠(yuǎn)距離測(cè)溫器數(shù)控系統(tǒng)的數(shù)據(jù)采集與控制系統(tǒng)，使用Altera公司的Cyclonell系列的FPGA實(shí)現(xiàn)了包括數(shù)據(jù)采集、數(shù)據(jù)通信等控制功能，著重?cái)⑹隽擞布c軟件的實(shí)現(xiàn)方法。...
2011-08-24 標(biāo)簽：FPGA數(shù)控系統(tǒng)FPGA數(shù)控系統(tǒng)測(cè)溫器 1617
從特殊應(yīng)用領(lǐng)域入手滿足FPGA客戶需求
FPGA未來(lái)的發(fā)展必然是以客戶需求為牽引，目前FPGA產(chǎn)品已經(jīng)進(jìn)入了“應(yīng)用為王”的時(shí)代，構(gòu)建不同應(yīng)用領(lǐng)域的平臺(tái)FPGA產(chǎn)品是未來(lái)發(fā)展方向。國(guó)內(nèi)FPGA廠商還處于學(xué)習(xí)和創(chuàng)新的階段，未來(lái)在...
2011-08-24 標(biāo)簽：FPGA 3063
基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語(yǔ)言Verilog HDL編程，通過(guò)采用CPLD使數(shù)...
2011-08-23 標(biāo)簽：cpld數(shù)據(jù)采集AD7892SQcpld數(shù)據(jù)采集 6378
變化中的SoC設(shè)計(jì)流程
身處市場(chǎng)領(lǐng)先地位的SoC(系統(tǒng)單芯片)設(shè)計(jì)團(tuán)隊(duì)認(rèn)為，“慣常的業(yè)務(wù)”已不復(fù)重現(xiàn)。強(qiáng)大的技術(shù)與商務(wù)力量(似乎獨(dú)立于EDA供應(yīng)商的路線圖)都在將SoC設(shè)計(jì)方法重新塑造為新的形式，并與僅僅...
2011-08-23 標(biāo)簽：SoC設(shè)計(jì) 10872
基于CY7C68013A和FPGA的ADSP-TS101擴(kuò)展USB接口設(shè)計(jì)
本文重點(diǎn)對(duì)DSP擴(kuò)展USB接口的數(shù)據(jù)上行通道的硬件設(shè)計(jì)進(jìn)行了詳細(xì)論述。本系統(tǒng)經(jīng)測(cè)試驗(yàn)證，通過(guò)該擴(kuò)展USB接口，配合定制的上位機(jī)軟件，DSP數(shù)據(jù)上傳PC機(jī)的速率平均達(dá)到8 MB/s以上，連接可...
2011-08-22 標(biāo)簽：FPGAUSB接口CY7C68013A 9544
Xilinx FPGA的快速啟動(dòng)配置
基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng),在眾多當(dāng)代應(yīng)用中，嵌入式系統(tǒng)必須滿足極其苛刻的時(shí)序要求。其中之一就是啟動(dòng)時(shí)間——即上電后電子系統(tǒng)進(jìn)入可操作狀態(tài)所需要的時(shí)間。PCI Express?產(chǎn)...
基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)
本設(shè)計(jì)開(kāi)發(fā)出了一套基于雙FPGA+ARM架構(gòu)的高速計(jì)算機(jī)屏幕圖像壓縮系統(tǒng)。系統(tǒng)通過(guò)對(duì)圖像壓縮系統(tǒng)任務(wù)的劃分，利用FPGA的并行計(jì)算能力和靈活的編程方式，完成圖像壓縮算法。...
2011-08-22 標(biāo)簽：FPGAARM圖像壓縮系統(tǒng) 2719
基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)現(xiàn)
本文介紹的基于PCI總線的FPGA計(jì)算平臺(tái)的系統(tǒng)實(shí)現(xiàn)：通過(guò)在PC機(jī)上插入擴(kuò)展PCI卡，對(duì)算法進(jìn)行針對(duì)并行運(yùn)算的設(shè)計(jì)，提升普通PC機(jī)對(duì)大計(jì)算量數(shù)字信號(hào)的處理速度。本設(shè)計(jì)采用5片F(xiàn)PGA芯片及...
運(yùn)用SAD算法降低FPGA資源利用率
在基于FPGA的商用設(shè)計(jì)中，設(shè)計(jì)師通常會(huì)將查找表(LUT)的資源占用率上限設(shè)置為80%左右，以便為未來(lái)升級(jí)和功能改進(jìn)留有資源，并可讓時(shí)序收斂更容易。余下約20%的空閒LUT留下了空余的佈...
2011-08-21 標(biāo)簽：FPGA 13870
基于FPGA的DDS+DPLL跳頻信號(hào)源設(shè)計(jì)
本文主要研究了一種基于FPAG、自頂向下、模塊化、用于頻率綜合器的全數(shù)字鎖相環(huán)設(shè)計(jì)方法。應(yīng)用Verilog硬件描述語(yǔ)言使設(shè)計(jì)更加靈活，不僅縮短了設(shè)計(jì)周期，而且可實(shí)現(xiàn)復(fù)雜的數(shù)字電路...
基于CPLD的IRIG-B碼對(duì)時(shí)方式在繼電保護(hù)裝置中的應(yīng)用
傳統(tǒng)的IRIG-B碼解碼器大多采用單片機(jī)來(lái)實(shí)現(xiàn)，器件較多，結(jié)構(gòu)復(fù)雜，在受到外界干擾的情況下還可能出現(xiàn)死機(jī)等故障。而采用CPLD設(shè)計(jì)的解碼器可以大大減少器件的數(shù)量、增加解碼器的穩(wěn)...
基于FPGA的高清視頻采集與顯示系統(tǒng)
本文介紹了一種基于FPGA的視頻采集與顯示系統(tǒng)的設(shè)計(jì)。系統(tǒng)以FPGA為核心，配合高分辨率CCD圖像傳感器、ADC模數(shù)轉(zhuǎn)換、視頻編碼器等，實(shí)現(xiàn)了高清視頻實(shí)時(shí)采集與顯示。詳細(xì)闡述了色彩插...
FPGA中圖像格式轉(zhuǎn)換實(shí)現(xiàn)方案-Altera 視頻工作臺(tái)
Altera 視頻工作臺(tái)為廣播基礎(chǔ)實(shí)施系統(tǒng)實(shí)現(xiàn)圖像格式轉(zhuǎn)換提供所有必須的關(guān)鍵功能。采用Altera 視頻設(shè)計(jì)工作臺(tái)和圖像格式轉(zhuǎn)換參考設(shè)計(jì)， FPGA 設(shè)計(jì)人員現(xiàn)在可以使用以前只有廣播ASSP 才能...
2011-08-18 標(biāo)簽：FPGAAlteraAlteraFPGA圖像格式轉(zhuǎn)換視頻工作臺(tái) 2786
基于FPGA的外部存儲(chǔ)器設(shè)計(jì)
本文介紹了FPGA外部存儲(chǔ)器的設(shè)計(jì)方法，可以有效地解決雷達(dá)實(shí)時(shí)信號(hào)處理過(guò)程中海量數(shù)據(jù)的存儲(chǔ)問(wèn)題，同時(shí)也可以充分利用FPGA去控制SDRAM和FLASH，不僅保證了資源的充分利用，也可以...
2011-08-18 標(biāo)簽：FPGA外部存儲(chǔ)器 8936
基于VHDL的異步FIFO設(shè)計(jì)
該設(shè)計(jì)采用VHDL語(yǔ)言進(jìn)行設(shè)計(jì)，利用ALTERA公司的FPGA得以實(shí)現(xiàn)。經(jīng)驗(yàn)證進(jìn)一步表明，模塊化的設(shè)計(jì)不僅避免了亞穩(wěn)態(tài)的產(chǎn)生，增大平均無(wú)故障工作時(shí)間(MBTF)，也使工作效率大為提升。...
基于CoolRunner CPLD的MP3應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)
本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)流程，驗(yàn)證了利用現(xiàn)有IP Core設(shè)計(jì)的可行性和高效性。在設(shè)計(jì)過(guò)程中，硬件(實(shí)驗(yàn)評(píng)估板)的設(shè)計(jì)和基于IP Core的算法設(shè)計(jì)可同步進(jìn)行，避免...
2011-08-18 標(biāo)簽：cpldMP3開(kāi)發(fā)板CoolRunnercpldMP3開(kāi)發(fā)板 4292
基于FPGA的FIR數(shù)字濾波器的優(yōu)化設(shè)計(jì)
目前數(shù)字濾波器的硬件實(shí)現(xiàn)方法通常采用專(zhuān)用DSP芯片或FPGA,本文從FIR濾波器的系數(shù)考慮，采用CSD編碼，對(duì)FIR數(shù)字濾波器進(jìn)行優(yōu)化設(shè)計(jì)。...
2011-08-16 標(biāo)簽：FPGA數(shù)字濾波器FIR 4340
基于FPGA-NIOS的多功能留言機(jī)設(shè)計(jì)
設(shè)計(jì)了一款應(yīng)用于家庭用戶中的多功能留言機(jī)。考慮到FPGA的諸多特點(diǎn)，采用可編程邏輯器件(FPGA)和嵌入式軟核NIOS II處理器完成系統(tǒng)設(shè)計(jì)。設(shè)計(jì)基于50MHz的系統(tǒng)時(shí)鐘，利用SOPC定制用戶系統(tǒng)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
