電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開(kāi)發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
FPGA實(shí)現(xiàn)復(fù)接與分接系統(tǒng)
本文將著重介紹運(yùn)用FPGA技術(shù)實(shí)現(xiàn)基群與二次群之間復(fù)接與分接系統(tǒng)的總體設(shè)計(jì)方案。 ...
2011-08-15 標(biāo)簽：FPGAFPGA分接系統(tǒng)復(fù)接系統(tǒng) 1921
手機(jī)設(shè)計(jì)集成的關(guān)鍵—IP模塊
本文以現(xiàn)成的無(wú)線SoC設(shè)計(jì)(如GSM手機(jī))中增加一個(gè)復(fù)雜的無(wú)線功能，即Bluetooth功能的實(shí)例來(lái)說(shuō)明這一原理。Bluetooth實(shí)例充分體現(xiàn)確切地定義了硬件與軟件接口模塊化協(xié)議的優(yōu)勢(shì)，帶來(lái)了諸多...
2011-08-14 標(biāo)簽：soc手機(jī)設(shè)計(jì) 1512
基于FPGA短波差分跳頻信號(hào)發(fā)生器的設(shè)計(jì)
本文在介紹差分跳頻G函數(shù)算法原理基礎(chǔ)之上，對(duì)短波差分跳頻信號(hào)發(fā)生器進(jìn)行了基于FPGA的整體系統(tǒng)優(yōu)化設(shè)計(jì)，并分別在軟件和硬件環(huán)境下進(jìn)行了仿真與實(shí)現(xiàn)。...
2011-08-13 標(biāo)簽：FPGA信號(hào)發(fā)生器FPGA信號(hào)發(fā)生器短波差分跳頻 2265
基于FPGA的漢明距離電路設(shè)計(jì)
FPGA是專用集成電路(ASIC)領(lǐng)域中的一種半定制電路,由于本設(shè)計(jì)在編寫過(guò)程中使用了較多的與門和異或門，所以，在波形仿真圖中，波形顯示具有比較長(zhǎng)的延時(shí)。但是，自行編寫的計(jì)數(shù)器功...
基于FPGA的IJF數(shù)字基帶編碼的實(shí)現(xiàn)
本方案采用FPGA和集成器件來(lái)實(shí)現(xiàn)IJF編碼和IJF－OQPSK調(diào)制具有高度集成化、配置靈活、性能穩(wěn)定、易于實(shí)現(xiàn)的特點(diǎn)，由于IJF編碼有很多性能更好的變形，只需在此基礎(chǔ)修改ROM中的波形系數(shù)...
基于FPGA的TCP粘合設(shè)計(jì)實(shí)現(xiàn)
CP粘合技術(shù)采用軟件處理方式時(shí)，由于大量數(shù)據(jù)包不需要上層解析，因此提高了系統(tǒng)性能。本文提出了一種基于FPGA的TCP粘合技術(shù)的高速實(shí)現(xiàn)機(jī)制，利用硬件的高速處理特性和流水線技術(shù)...
AT91FR40162與cyclone2在工業(yè)控制的結(jié)合
這里介紹用Atmel公司ARM7處理器（AT91FR40162）和ALTERA公司的低成本FPGA芯片（cyclone2）結(jié)合使用完成多通道檢控任務(wù)的一種實(shí)現(xiàn)方法。 ...
2011-08-09 標(biāo)簽：工業(yè)控制AT91FR40162cyclone2工業(yè)控制 2140
賽靈思Zynq-7000 可擴(kuò)展處理平臺(tái)(EPP)
賽靈思Zynq-7000 可擴(kuò)展處理平臺(tái)（EPP）將雙 ARM Cortex-A9 MPCore 處理器系統(tǒng)與可編程邏輯和硬 IP 外設(shè)緊密集成在一起，提供了靈活性、可配置性和性能的完美組合。...
2011-08-09 標(biāo)簽：賽靈思epp可擴(kuò)展處理平臺(tái)zynq_7000 7767
基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)
在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開(kāi)發(fā)板上的串口經(jīng)CPLD訪問(wèn)各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期...
基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì)
整個(gè)設(shè)計(jì)僅需要具有嵌入內(nèi)核的FPGA和簡(jiǎn)單的外圍電路，使系統(tǒng)的集成度更高，由于FPGA在信號(hào)處理中并行處理的優(yōu)勢(shì)，系統(tǒng)實(shí)時(shí)性強(qiáng)。...
2011-08-05 標(biāo)簽：FPGA嵌入式系統(tǒng)雷達(dá)FPGA嵌入式系統(tǒng)目標(biāo)模擬器雷達(dá) 1654
基于FPGA的PCM30/32路系統(tǒng)信號(hào)同步數(shù)字復(fù)接設(shè)計(jì)
介紹這種基于FPGA流程設(shè)計(jì)的同步數(shù)字信號(hào)復(fù)接和分解方案，使用EDA仿真設(shè)計(jì)工具QuartusⅡ和Verilog HDL硬件描述語(yǔ)言對(duì)數(shù)據(jù)復(fù)接和分解的關(guān)鍵步驟進(jìn)行功能仿真和驗(yàn)證。...
基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)
本文研究與設(shè)計(jì)了一種新型的基于雙CPU技術(shù)的光電圖像識(shí)別系統(tǒng)。該系統(tǒng)由TMS320C6416與FPGA完成目標(biāo)圖像的采集與處理，通過(guò)光電相關(guān)聯(lián)合變換器得到圖像的聯(lián)合頻譜，利用S3C2440完成對(duì)相...
2011-08-04 標(biāo)簽：FPGATMS320C6416FPGATMS320C6416圖像識(shí)別系統(tǒng) 3051
FPGA設(shè)計(jì)中毛刺信號(hào)解析
本文從FPGA的原理結(jié)構(gòu)的角度探討了產(chǎn)生毛刺的原因及產(chǎn)生的條件，在此基礎(chǔ)上，總結(jié)了多種不同的消除方法，在最后結(jié)合具體的應(yīng)用對(duì)解決方案進(jìn)行深入的分析。 ...
印刷品數(shù)字水印檢測(cè)器的實(shí)現(xiàn)
本文采用高端CMOS圖像傳感器采集圖像，基于DCT變換和相關(guān)算法，結(jié)合可編程邏輯器件FPGA和數(shù)字信號(hào)處理器DSP,實(shí)現(xiàn)了印刷品數(shù)字水印的快速檢測(cè)。 ...
2011-08-03 標(biāo)簽：水印檢測(cè)器 2275
基于FPGA的智能驅(qū)動(dòng)控制系統(tǒng)設(shè)計(jì)
智能驅(qū)動(dòng)器以及許多汽車和 ISM 廠商正面臨著滿足新的市場(chǎng)需求和不斷發(fā)展的標(biāo)準(zhǔn)要求所帶來(lái)的重重挑戰(zhàn)。現(xiàn)場(chǎng)總線自身千差萬(wàn)別，雖然都屬于現(xiàn)場(chǎng)總線，但是實(shí)際上并不具有互換性。...
2011-07-28 標(biāo)簽：FPGAFPGA驅(qū)動(dòng)控制系統(tǒng) 1630
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)
在高壓變頻器正常運(yùn)行過(guò)程中，如果功率單元出現(xiàn)故障，一般的實(shí)現(xiàn)方法是將此故障功率單元旁通，同時(shí)讓其它兩相相應(yīng)的功率單元也同時(shí)旁通，這樣使變頻器A、B、C 三相輸出相電壓相...
基于FPGA的可變長(zhǎng)度移位寄存器優(yōu)化設(shè)計(jì)
本文以最大可變長(zhǎng)度為N、寬度為1bit的移位寄存器為模型，討論如何從結(jié)構(gòu)上優(yōu)化可變長(zhǎng)度移位寄存器和有效的FPGA實(shí)現(xiàn)。至于寬度不為1bit的情況，可以此類推...
基于Matlab/Simulink的滑模軟起動(dòng)器仿真研究
摘要： 隨著電動(dòng)機(jī)的廣泛使用，對(duì)電機(jī)起動(dòng)的要求越來(lái)越高，對(duì)軟起動(dòng)裝置也使用越來(lái)越多。滑模軟起動(dòng)器幾種軟起動(dòng)方式的改變主要是通過(guò)對(duì)觸發(fā)脈沖導(dǎo)通角(alpha)不同計(jì)算方法實(shí)現(xiàn)...
2011-07-21 標(biāo)簽：matlabSimulinkmatlabSimulink滑模軟起動(dòng)器 4686
用VHDL語(yǔ)言開(kāi)發(fā)的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)
本文設(shè)計(jì)了一種基于FPGA的出租車計(jì)費(fèi)系統(tǒng)，可模擬汽車行駛、暫停等待，停止等過(guò)程，并可同時(shí)顯示金額、乘車總路程。...
2011-07-20 標(biāo)簽：vhdl計(jì)費(fèi)系統(tǒng) 3540
基于FPGA的NAND Flash ECC校驗(yàn)
本文將ECC校驗(yàn)算法通過(guò)硬件編程語(yǔ)言VHDL在AheraQuanusⅡ7.0開(kāi)發(fā)環(huán)境下進(jìn)行了后仿真測(cè)試，實(shí)現(xiàn)了NANDFlash的ECC校驗(yàn)功能。本程序可實(shí)現(xiàn)每256Byte數(shù)據(jù)生成3ByteECC校驗(yàn)數(shù)據(jù)，且通過(guò)與原始ECC數(shù)據(jù)...
基于FPGA的DDS勵(lì)磁恒流源設(shè)計(jì)
文中提出一種基于FPGA的DDS信號(hào)發(fā)生器。信號(hào)發(fā)生電路采用直接數(shù)字頻率合成技術(shù)，即DDS(Direct Digital Frequency Synth-esis)。它是以全數(shù)字技術(shù)，從相位概念出發(fā)，直接合成所需波形的一種新的...
一種自適應(yīng)波束形成算法實(shí)現(xiàn)
本文采用自適應(yīng)的FIR濾波器結(jié)構(gòu)，結(jié)合時(shí)延最小均方(DLMS)算法，充分利用FPGA芯片運(yùn)算速度快，存儲(chǔ)資源豐富等優(yōu)點(diǎn)設(shè)計(jì)和實(shí)現(xiàn)了基于FIR超聲陣列自適應(yīng)波束形成。...
2011-07-13 標(biāo)簽：雷達(dá)自適應(yīng)波束 5847
Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)
本文結(jié)合具體應(yīng)用需求，介紹了利用嵌入式CPU Leon3軟核處理器對(duì)Virtex系列FPGA的配置進(jìn)行控制的方法。此系統(tǒng)能夠?qū)崿F(xiàn)FPGA配置數(shù)據(jù)的重構(gòu)，并且減少了外圍CPU和CPLD器件的使用，具有很好...
圖像的二維提升小波變換的FPGA實(shí)現(xiàn)
本文將實(shí)現(xiàn)基于FPGA的圖像二維5/3提升小波變換，采用FPGA芯片實(shí)現(xiàn)計(jì)算量十分復(fù)雜的二維提升小波變換，可以大大提高圖像壓縮運(yùn)算速度，保證系統(tǒng)的實(shí)時(shí)性要求。...
2011-06-29 標(biāo)簽：FPGA 4001
基于FPGA的LCoS驅(qū)動(dòng)和圖像處理系統(tǒng)設(shè)計(jì)
本文設(shè)計(jì)了基于FPGA的LCoS驅(qū)動(dòng)代碼及圖像的FFT變換系統(tǒng)，為計(jì)算全息三維顯示圖像處理和顯示提供了硬件平臺(tái)...
IIS接口的FPGA實(shí)現(xiàn)
在本文工作的基礎(chǔ)上，可以進(jìn)一步發(fā)揮FPGA的靈活性。如可以利用FPGA實(shí)現(xiàn)DSP功能，從而提供音頻DSP處理或編碼解碼;也可以與SoPC相結(jié)合，作為音頻接口模塊，為片上系統(tǒng)提供音頻接口...
SOPC在干擾系統(tǒng)嵌入式網(wǎng)關(guān)設(shè)計(jì)中的應(yīng)用
分布式干擾系統(tǒng)采用逼近的分布式網(wǎng)絡(luò)化結(jié)構(gòu)，形成一種“面對(duì)面”的電子戰(zhàn)系統(tǒng)，共同完成對(duì)敵信號(hào)的探測(cè)、定位、干擾任務(wù)。因此，嵌入式網(wǎng)關(guān)是分布式干擾系統(tǒng)研究的關(guān)鍵技術(shù)之...
序列門控在掃描位移中實(shí)現(xiàn)強(qiáng)大的時(shí)序閉合
在本文中，我們將首先快速回顧鎖存器與觸發(fā)器的時(shí)序基本概念。在下一節(jié)中，我們將介紹掃描鏈以及與其相關(guān)的時(shí)序閉合問(wèn)題...
MSK信號(hào)檢測(cè)識(shí)別的FPGA實(shí)現(xiàn)
該文提出了一種FPGA 可實(shí)現(xiàn)的跳頻MSK 信號(hào)實(shí)時(shí)截獲和識(shí)別的設(shè)計(jì)方案，經(jīng)過(guò)試驗(yàn)證明，可以對(duì)寬帶跳頻信號(hào)進(jìn)行實(shí)時(shí)的截獲，并能夠?qū)ζ渲械腗SK 目標(biāo)信號(hào)完成準(zhǔn)確識(shí)別，可應(yīng)用于針對(duì)特...
2011-06-08 標(biāo)簽：FPGA信號(hào)檢測(cè) 4556
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
