電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
采樣率變換器的多相表示結(jié)構(gòu)FPGA實(shí)現(xiàn)
本文介紹了一種有理數(shù)采樣率變換器的高效多相結(jié)構(gòu)，并結(jié)合FPGA芯片的結(jié)構(gòu)進(jìn)行了實(shí)現(xiàn)與優(yōu)化。文中的一些方法也適用于其他多采速率系統(tǒng)的設(shè)計(jì)。...
基于FPGA的擴(kuò)頻芯片STEL-2000A功能實(shí)現(xiàn)
本文對(duì)擴(kuò)頻芯片關(guān)鍵模塊的實(shí)現(xiàn)方法進(jìn)行了闡述，并推導(dǎo)出詳細(xì)參數(shù)，基于ISE 10．1實(shí)現(xiàn)了整個(gè)系統(tǒng)，最后下載到FPGA芯片中調(diào)試成功。...
賽靈思Verilog(FPGA/CPLD)設(shè)計(jì)小技巧
以下是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過所有的這些檢查。...
FPGA開發(fā)套件加速全高清HDR攝像機(jī)設(shè)計(jì)
為了向攝像機(jī)生產(chǎn)商提供高質(zhì)量的HDR攝像機(jī)參考設(shè)計(jì)，幫助其快速開始基于FPGA的高清攝像機(jī)設(shè)計(jì)開發(fā)，萊迪思半導(dǎo)體(Lattice)日前發(fā)布了其最新的HDR-60攝像機(jī)開發(fā)套件。這是一款基于LatticeECP3 F...
FPGA設(shè)計(jì)頻率的計(jì)算方法
首先讓我們先來看看Fmax 是如何計(jì)算出來的。圖（1）是一個(gè)通用的模型用來計(jì)算FPGA的。我們可以看出，...
2011-02-18 標(biāo)簽：FPGA設(shè)計(jì)頻率 1954
Stratix系列FPGA電源方案設(shè)計(jì)分析
Stratix系列FPGA是Altera公司推出的面向高帶寬系統(tǒng)的可編程邏輯器件,StratixTM FPGA的高密度、高速以及大容量存儲(chǔ)等特性使其對(duì)系統(tǒng)電源管理及功耗有著嚴(yán)格的要求，特別是FPGA邏輯內(nèi)核通常對(duì)電流的...
2011-02-17 標(biāo)簽：FPGA電源設(shè)計(jì)Stratix 2411
MAX II器件實(shí)現(xiàn)FPGA設(shè)計(jì)安全解決方案
本文提供的解決方案可防止FPGA設(shè)計(jì)被拷貝，即使配置比特流被捕獲，也可以保證FPGA設(shè)計(jì)的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，...
2011-01-29 標(biāo)簽：FPGAFPGA設(shè)計(jì)安全 1680
基于CPLD/FPGA的CMI編碼設(shè)計(jì)與實(shí)現(xiàn)
CMI碼是傳號(hào)反轉(zhuǎn)碼的簡(jiǎn)稱，它是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，具有碼變換設(shè)備簡(jiǎn)單、有較多的電平躍變，含有豐富的定時(shí)信息，便于時(shí)鐘提取，有一定的糾錯(cuò)能力等優(yōu)...
如何用DSP和FPGA構(gòu)建多普勒測(cè)量系統(tǒng)
多普勒測(cè)量系統(tǒng)利用多普勒效應(yīng)測(cè)量運(yùn)動(dòng)目標(biāo)(固體、液體或氣體)的速度。最著名的應(yīng)用大概要算雷達(dá)槍了，交通巡警利用它檢測(cè)超速汽車。 ...
2011-01-26 標(biāo)簽：dspFPGA測(cè)量系統(tǒng)多普勒 1055
用FPGA替代DSP實(shí)現(xiàn)即時(shí)圖像和視頻處理
隨著數(shù)字融合的進(jìn)一步發(fā)展，系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)需要更大的靈活性，以解決將完全不同的標(biāo)準(zhǔn)和要求整合為同類產(chǎn)品時(shí)引發(fā)的諸多問題。本文介紹FPGA在視頻處理中的應(yīng)用，與ASSP和芯片組解決方...
高速移動(dòng)下OFDM均衡器的FPGA實(shí)現(xiàn)
正交頻分復(fù)用(OFDM)是一種正交多載波調(diào)制技術(shù)，它將寬帶頻率選擇性衰落信道轉(zhuǎn)換成一系列窄帶平坦衰落信道，在克服信道多徑衰落所引起的碼間干擾，實(shí)現(xiàn)高數(shù)據(jù)傳輸?shù)确矫婢哂歇?dú)特的優(yōu)勢(shì)。...
基于FPGA的快速9/7整形離散小波變換系統(tǒng)
美國(guó)空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)(簡(jiǎn)稱CCSDS)于2005年推出一套適用于空間領(lǐng)域的圖像壓縮標(biāo)準(zhǔn)，標(biāo)準(zhǔn)使用了離散小波變換為核心算法，推薦使用9/7整數(shù)離散小波變換實(shí)現(xiàn)無損圖像壓縮，由于該算法結(jié)...
使用CPLD和Flash實(shí)現(xiàn)FPGA的配置
本文介紹了通過處理機(jī)用CPLD和Flash實(shí)現(xiàn)FPGA配置文件下載更新的方法。與傳統(tǒng)的JTAG或PROM串行下載配置方法相比，此方法具有更新配置文件靈活方便、易于操作、適用于大容量FPGA下載的特點(diǎn)。采...
FPGA和嵌入式處理器實(shí)現(xiàn)低成本智能顯示模塊
LCD正在迅速成為汽車內(nèi)的標(biāo)準(zhǔn)部件。隨著LCD技術(shù)的發(fā)展，迫切需要采用更好的顯示圖形內(nèi)容控制和產(chǎn)生方法。傳統(tǒng)上，低成本汽車信息娛樂應(yīng)用采用基于字符的LCD和真空熒光(VF)顯示屏，而低成...
基于FPGA的DDR內(nèi)存條的控制研究與設(shè)計(jì)
DDR內(nèi)存條是由多顆粒的DDRSDKAM芯片互連組成，DDRSDRAM是雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的縮寫。DDRSDRAM采用雙數(shù)據(jù)速率接口，也就是在時(shí)鐘的正沿或負(fù)沿都需要對(duì)數(shù)據(jù)進(jìn)行采樣。在本設(shè)計(jì)中采用的內(nèi)...
周立功：如何兼顧學(xué)習(xí)ARM與FPGA
大一學(xué)生先從C語言開始入門，在大一階段由于對(duì)計(jì)算機(jī)還非常陌生，因此不可能寫出一個(gè)具有完整圖形界面的軟件，重點(diǎn)以“與硬件無關(guān)的計(jì)算方法、數(shù)據(jù)結(jié)構(gòu)”為基礎(chǔ)學(xué)習(xí)C語言，至少練習(xí)編...
基于FPGA的并行多通道激勵(lì)信號(hào)產(chǎn)生模塊
并行測(cè)試的實(shí)現(xiàn)途徑分為軟件方式和硬件方式。用軟件方式實(shí)現(xiàn)并行測(cè)試，關(guān)鍵是對(duì)測(cè)試任務(wù)的分解和調(diào)度，但可能會(huì)產(chǎn)生競(jìng)爭(zhēng)或者死鎖現(xiàn)象。因此，在測(cè)試資源有限并且任務(wù)分解和調(diào)度算法不...
基于FPGA進(jìn)行高速可變周期脈沖發(fā)生器設(shè)計(jì)
要求改變脈沖周期和輸出脈沖個(gè)數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運(yùn)用。采用數(shù)字器件設(shè)計(jì)周期和輸出個(gè)數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點(diǎn)，本文...
利用MIPS多線程處理器優(yōu)化SoC設(shè)計(jì)
多線程是一種基于硬件或軟件的處理技術(shù)，它的首要目標(biāo)是計(jì)算型工作中利用并發(fā)來提高性能。多線程也可以用于區(qū)別各種任務(wù)，以便可以將優(yōu)先權(quán)分配給更多時(shí)間敏感的流量，如語音、視頻...
如何用FPGA實(shí)現(xiàn)原型板原理圖的驗(yàn)證
首次流片成功取決于整個(gè)系統(tǒng)硬件和相關(guān)軟件的驗(yàn)證，有些公司提供的快速原型生成平臺(tái)具有許多調(diào)試功能，但這些平臺(tái)的價(jià)格非常高。...
2011-01-18 標(biāo)簽：FPGA 1433
數(shù)字圖像空域?yàn)V波算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)
本文采用的圖像是256×256大小的灰度圖像，濾波模板3×3大小。如何設(shè)計(jì)硬件電路來完成上述空域?yàn)V波算法，分析上述算法實(shí)現(xiàn)過程，可以得出結(jié)論，實(shí)現(xiàn)空域?yàn)V波算法可采用3個(gè)三階的FIR濾波器...
基于FPGA的控制平面/數(shù)據(jù)平面視頻處理
系統(tǒng)設(shè)計(jì)人員高度渴望擁有可擴(kuò)展的能夠適應(yīng)性能需求潛在變化以及能夠執(zhí)行高性能數(shù)據(jù)處理的架構(gòu)。而在FPGA內(nèi)部實(shí)施的控制平面/數(shù)據(jù)平面處理架構(gòu)就能夠有效滿足上述要求。 ...
基于FPGA視頻采集中的I2C總線設(shè)計(jì)與實(shí)現(xiàn)
在JPEG2000系統(tǒng)下，視頻采集系統(tǒng)是視頻采集功能的FPGA(現(xiàn)場(chǎng)可編程門陣列)前端系統(tǒng)，是視頻圖像處理、應(yīng)用的前項(xiàng)通道。作為視頻采集系統(tǒng)的重要組成部分I2C(Inter Integrated Circuit)總線，早在20世紀(jì)...
基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)
本文提供的方式有效地解決了這個(gè)問題，既簡(jiǎn)化了前端信號(hào)調(diào)理電路的復(fù)雜度，又充分利用了A／D轉(zhuǎn)換器的輸入電壓動(dòng)態(tài)范圍和量化位數(shù)優(yōu)勢(shì)，實(shí)現(xiàn)了對(duì)多路模擬信號(hào)的自適應(yīng)采集，對(duì)其他信號(hào)...
2011-01-14 標(biāo)簽：FPGA 2057
BOOST電路的PSpice仿真分析與設(shè)計(jì)
對(duì)它工作過程的理解掌握關(guān)系到對(duì)整個(gè)開關(guān)電源領(lǐng)域各種電路工作過程的理解，然而現(xiàn)有的書本上僅僅給出電路在理想情況下穩(wěn)態(tài)工作過程的分析，而沒有提及電路從啟動(dòng)到穩(wěn)定之間暫態(tài)的工作...
2011-01-14 標(biāo)簽：boost電路 5340
航管二次監(jiān)視雷達(dá)地面詢問編碼器的FPGA設(shè)計(jì)
在航管體系中，常規(guī)模式及S模式技術(shù)用于監(jiān)視功能，建立在獨(dú)立編址，選擇詢問的基礎(chǔ)之上，信息交換是通過將上行詢問內(nèi)容和下行應(yīng)答內(nèi)容進(jìn)行脈沖編碼實(shí)現(xiàn)。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
