電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專(zhuān)欄，內(nèi)容有fpga培圳資料、FPGA開(kāi)發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
基于上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器
隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)容量得到了迅速的增長(zhǎng)，存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢(shì)，然而，在光纖傳輸要受到光纖通道接...
基于FPGA參數(shù)關(guān)聯(lián)比較器的預(yù)分選器設(shè)計(jì)
0 引言 現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜，信號(hào)日趨密集，新體制雷達(dá)不斷出現(xiàn)，雷達(dá)信號(hào)的各個(gè)參數(shù)以各種規(guī)律變化，因而從密集復(fù)雜的信號(hào)環(huán)境中分選和識(shí)別各種...
2010-09-16 標(biāo)簽：關(guān)聯(lián)比較器預(yù)分選器 1250
基于FPGA的圖像增強(qiáng)視頻處理系統(tǒng)
圖像增強(qiáng)處理有很強(qiáng)的針對(duì)性，沒(méi)有統(tǒng)一的評(píng)價(jià)標(biāo)準(zhǔn)，從一般的圖片、視頻欣賞角度來(lái)說(shuō)，濾除噪聲、擴(kuò)展對(duì)比度、銳化以及色彩增強(qiáng)等處理能顯著提升視覺(jué)效果。 ...
2010-09-15 標(biāo)簽：FPGA圖像增強(qiáng) 2194
基于系統(tǒng)芯片ZSU32的SoC芯片設(shè)計(jì)
本文針對(duì)中山大學(xué)ASIC設(shè)計(jì)中心自主開(kāi)發(fā)的一款系統(tǒng)芯片ZSU32，以Synopsys公司的Design Compiler為綜合工具，探索了對(duì)SoC芯片進(jìn)行綜合的設(shè)計(jì)流程和方法，特別對(duì)綜合過(guò)程的時(shí)序約束...
基于多相濾波的數(shù)字信道化陣列接收機(jī)
傳統(tǒng)的寬帶陣列接收機(jī)用多臺(tái)單通道接收機(jī)并行工作，并行的同時(shí)接收不同頻點(diǎn)上的信號(hào)來(lái)達(dá)到全頻域覆蓋的目的，也可以用多通道接收機(jī)多個(gè)通道并行同步的工作來(lái)實(shí)現(xiàn)，...
FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì)
隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語(yǔ)言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來(lái)越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設(shè)計(jì),已經(jīng)無(wú)...
2010-09-10 標(biāo)簽：FPGAcpld狀態(tài)機(jī) 1606
FPGA全局時(shí)鐘資源相關(guān)原語(yǔ)及使用
FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專(zhuān)用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的...
ASIC設(shè)計(jì)轉(zhuǎn)FPGA時(shí)的注意事項(xiàng)
FPGA原型驗(yàn)證和其他驗(yàn)證方法是不同的,任何一種其他驗(yàn)證方法都是ASIC驗(yàn)證中的一個(gè)環(huán)節(jié),而FPGA驗(yàn)證卻是一個(gè)過(guò)程。由于FPGA與ASIC在結(jié)構(gòu)、性能上各不相同,ASIC是基于標(biāo)準(zhǔn)單元庫(kù),FPGA用的...
9/7二維離散小波變換的系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn)
美國(guó)空間數(shù)據(jù)系統(tǒng)咨詢(xún)委員會(huì)(簡(jiǎn)稱(chēng)CCSDS)于2005年推出一套適用于空間領(lǐng)域的圖像壓縮標(biāo)準(zhǔn)，標(biāo)準(zhǔn)使用了離散小波變換為核心算法，推薦使用9/7整數(shù)離散小波變換實(shí)現(xiàn)無(wú)損圖像壓...
基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法
分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路，根據(jù)不同設(shè)計(jì)的需要，我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時(shí)要求等占空比，有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有...
基于FPGA的電子穩(wěn)像系統(tǒng)的設(shè)計(jì)
電子攝像系統(tǒng)已廣泛應(yīng)用于軍用及民用測(cè)繪系統(tǒng)中，但是效果受到其載體不同時(shí)刻姿態(tài)變化或震動(dòng)的影響。當(dāng)工作環(huán)境比較惡劣，尤其是在航空或野外操作時(shí)，支撐攝像機(jī)平...
2010-09-02 標(biāo)簽：FPGAFPGA電子穩(wěn)像系統(tǒng) 1698
基于FPGA 的高效率多時(shí)鐘的虛擬直通路由器
1 多時(shí)鐘片上網(wǎng)絡(luò)架構(gòu)的分析 片上網(wǎng)絡(luò)結(jié)構(gòu)包含了拓?fù)浣Y(jié)構(gòu)、流量控制、路由、緩沖以及仲裁。選擇合適網(wǎng)絡(luò)架構(gòu)方面的元素，將對(duì)片上網(wǎng)絡(luò)的性能產(chǎn)生重大影響[2]...
數(shù)字電視條件接收系統(tǒng)(CAS)的FPGA實(shí)現(xiàn)
1 數(shù)字電視條件接收系統(tǒng)(CAS)的工作原理 1.1 CAS的加擾和解擾 在采用MPEG-2的數(shù)字電視中，加擾過(guò)程就是用一個(gè)由控制字CW控制的偽隨機(jī)序列對(duì)PES流或TS流...
基于FPGA-SPARTAN芯片的CCD的硬件驅(qū)動(dòng)電路設(shè)計(jì)
CCD驅(qū)動(dòng)電路的實(shí)現(xiàn)是CCD應(yīng)用技術(shù)的關(guān)鍵問(wèn)題。以往大多是采用普通數(shù)字芯片實(shí)現(xiàn)驅(qū)動(dòng)電路，CCD外圍電路復(fù)雜，為了克服以上方法的缺點(diǎn)，利用VHDL硬件描述語(yǔ)言.運(yùn)用FPGA技術(shù)完...
基于FPGA的65nm芯片的設(shè)計(jì)方案
隨著工藝技術(shù)向65nm以及更小尺寸的邁進(jìn)，出現(xiàn)了兩類(lèi)關(guān)鍵的開(kāi)發(fā)問(wèn)題：待機(jī)功耗和開(kāi)發(fā)成本。這兩個(gè)問(wèn)題在每一新的工藝節(jié)點(diǎn)上都非常突出，現(xiàn)在已經(jīng)成為設(shè)計(jì)團(tuán)隊(duì)面臨的主...
2010-08-27 標(biāo)簽：FPGA 1194
反熔絲FPGA在密碼算法芯片安全性中的應(yīng)用
1 引言 ??????? 隨著計(jì)算機(jī)和通信的發(fā)展,信息傳輸過(guò)程中信息安全的重要性越來(lái)越受到人們的重視。在信息傳輸過(guò)程中,人們普遍采用將待傳輸?shù)男?..
2010-08-27 標(biāo)簽：FPGA 1080
FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案
本文將介紹FPGA的功耗、流行的低功耗功能件以及影響功耗的用戶選擇方案，并探討近期的低功耗研究，以洞察高功率效率FPGA的未來(lái)趨勢(shì)。 功耗的組成部分 ...
2010-08-27 標(biāo)簽：FPGA 2236
FPGA基于非易失性技術(shù)的低功耗汽車(chē)設(shè)計(jì)
概述 可編程邏輯器件已經(jīng)越來(lái)越多地用于汽車(chē)電子應(yīng)用，以替代ASIC和ASSP器件。Actel FPGA基于非易失性技術(shù)(快閃和反熔絲)，不易發(fā)生由中子引發(fā)的固件錯(cuò)誤，...
基于混合信號(hào)FPGA的功率管理解決方案
概述 Actel Fusion® 混合信號(hào)FPGA能夠?qū)崿F(xiàn)功率管理，包括上電順序、運(yùn)行時(shí)間功率監(jiān)控，以及關(guān)機(jī)控制。此外，愛(ài)特公司提供的混合信號(hào)功...
利用單芯片實(shí)現(xiàn)系統(tǒng)管理
Actel Fusion混合信號(hào) FPGA是全球首款混合信號(hào)FPGA，為FPGA 開(kāi)創(chuàng)了一個(gè)全新的領(lǐng)域。SmartFusion 器件系列代表著新一代智能型混合信號(hào) FPGA，它集成了 ARM 32位 Cortex-M3 處理器、片上嵌...
基于FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)
這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn)，采用VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)，實(shí)現(xiàn)識(shí)別60個(gè)按鍵自由操作，并簡(jiǎn)化MCU的控制信號(hào)。 2 系...
2010-08-25 標(biāo)簽：VHDL語(yǔ)言 1525
基于LatticeXP2設(shè)計(jì)的FPGA標(biāo)準(zhǔn)評(píng)估技術(shù)
本文介紹了LatticeXP2系列主要特性，LatticeXP2-17器件簡(jiǎn)化方框圖，LatticeXP2標(biāo)準(zhǔn)評(píng)估板主要特性和LatticeXP2標(biāo)準(zhǔn)評(píng)估板電路圖。 Lattice 公司的LatticeXP2器件包括基于查找表（LUT）的 ...
2010-08-25 標(biāo)簽： 1881
用FPGA+DSP實(shí)現(xiàn)HDLC(高級(jí)數(shù)據(jù)鏈路控制)功能
引言 HDLC的ASIC芯片使用簡(jiǎn)易，功能針對(duì)性強(qiáng)，性能可靠，適合應(yīng)用于特定用途的大批量產(chǎn)品中。但由于HDLC標(biāo)準(zhǔn)的文本較多，ASIC芯片出于專(zhuān)用性的目的難以通用于不...
基于模塊化設(shè)計(jì)方法實(shí)現(xiàn)FPGA動(dòng)態(tài)部分重構(gòu)
動(dòng)態(tài)部分重構(gòu)可以通過(guò)兩種方法實(shí)現(xiàn)：基于模塊化設(shè)計(jì)方法(Module-Based ParTIal Reconfiguration)和基于差別的設(shè)計(jì)方法(Difference-Based Partial Reconfiguration)，本文以基于模塊化設(shè)計(jì)為例說(shuō)...
FPGA可替代DSP實(shí)現(xiàn)實(shí)時(shí)視頻處理
隨著數(shù)字融合的進(jìn)一步發(fā)展，系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)需要更大的靈活性，以解決將完全不同的標(biāo)準(zhǔn)和要求整合為同類(lèi)產(chǎn)品時(shí)引發(fā)的諸多問(wèn)題。本文介紹FPGA在視頻處理中的應(yīng)用，與A...
基于異步FIFO和鎖相環(huán)(PLL)的雷達(dá)數(shù)據(jù)采集系統(tǒng)
1 引言 隨著雷達(dá)系統(tǒng)中數(shù)字處理技術(shù)的飛速發(fā)展，需要對(duì)雷達(dá)回波信號(hào)進(jìn)行高速數(shù)據(jù)采集。在嵌入式條件下，要求獲取數(shù)據(jù)的速度越來(lái)越快。精度越來(lái)越高，以致數(shù)...
基于FPGA的數(shù)字示波器圖文顯示系統(tǒng)的軟硬件設(shè)計(jì)
應(yīng)用FPGA設(shè)計(jì)功能電路時(shí)，可以讓人們的思路從傳統(tǒng)的以單片機(jī)或DSP芯片為核心的系統(tǒng)集成型轉(zhuǎn)向單一專(zhuān)用芯片型設(shè)計(jì)。傳統(tǒng)的示波器雖然功能齊全，但是體積大、重量重、成...
2010-08-13 標(biāo)簽：FPGA數(shù)字示波器 1312
采用FPGA協(xié)處理的無(wú)線子系統(tǒng)
子系統(tǒng)劃分選擇方案 ??????? FPGA可與DSP處理器一起使用，作為獨(dú)立的預(yù)處理器(有時(shí)是后處理器)器件，或者作為協(xié)...
FPGA在短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng)中的應(yīng)用
1．前言 短波發(fā)射主要用于各廣播電臺(tái)之間，各核潛艇之間的相互通信。發(fā)射機(jī)主要由電控邏輯裝置、過(guò)荷保護(hù)裝置、頻率預(yù)置和自動(dòng)調(diào)諧裝置等組成。為了保證發(fā)射機(jī)能工...
2010-08-06 標(biāo)簽：FPGAFPGA短波發(fā)射機(jī) 1237
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
