電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
用CPLD實現(xiàn)單片機讀寫模塊
摘要：介紹實現(xiàn)單片機與Xilinx公司XC9500系列可編程邏輯器件的讀寫邏輯功能模塊的接口設(shè)計，以及Xilinx公司的XC9500系列可編程邏輯器件的開發(fā)流程。 ...
2009-06-20 標(biāo)簽：cpld 1827
非多路復(fù)用與多路復(fù)用總線轉(zhuǎn)換橋的設(shè)計與實現(xiàn)
摘要：提出了一種新穎的非多路復(fù)用總線與多路復(fù)用總線的轉(zhuǎn)換接口電路。以兩種總線的典型代表芯片ＴＭＳ３２０Ｆ２０６與ＳＪＡ１０００為例，分...
基于CPLD的系統(tǒng)中I2C總線的設(shè)計
摘要： 在介紹Ｉ２Ｃ總線協(xié)議的基礎(chǔ)上，討論了基于ＣＰＬＤ的系統(tǒng)中Ｉ２Ｃ總線的設(shè)計技術(shù)，并結(jié)合工程實例設(shè)計了Ｉ２Ｃ總線ＩＰ核，給出了部分源代碼和仿...
2009-06-20 標(biāo)簽：I2C總線 2871
用Verilog HDL實現(xiàn)I2C總線功能
摘要： 簡述了I2C總線的特點；介紹了開發(fā)FPGA時I2C總線模塊的設(shè)計思想；給出并解釋了用Verilog HDL實現(xiàn)部分I2C總線功能的程序，以及I2C總線主從模式下的仿真時序圖...
2009-06-20 標(biāo)簽：I2C總線 7191
基于VHDL的I2C總線控制核設(shè)計
摘要： 從狀態(tài)機的角度，介紹一種I2C控制核的VHDL設(shè)計方法。將其嵌入到FPGA中，用于實現(xiàn)與TMS320C6000系列DSP的接口，并配合DSP的軟件完成對視頻采集與顯示處理系統(tǒng)...
2009-06-20 標(biāo)簽：I2C總線 2354
用FPGA/CPLD設(shè)計UART
摘 要 ：UART是廣泛使用的串行數(shù)據(jù)通訊電路。本設(shè)計包含UART發(fā)送器、接收器和波特率發(fā)生器。設(shè)計應(yīng)用EDA技術(shù)，基于FPGA/CPLD器件設(shè)計與實現(xiàn)UART。 ...
2009-06-20 標(biāo)簽：uart 1319
用CPLD實現(xiàn)DSP與PLX9054之間的連接
摘要： 介紹了利用CPLD實現(xiàn)DSP芯片TMS320C6711b和PCI橋芯片PLX9054之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計方法，并給出了相應(yīng)的系統(tǒng)設(shè)計原理圖，同時對該系統(tǒng)的性能進行了分析。...
2009-06-20 標(biāo)簽：cpld 1591
簡易通用型PCI接口的VHDL-CPLD設(shè)計
摘要： 從PCI時序分析入手，重點闡述了PCI通用的狀態(tài)機設(shè)計，說明了用VHDL語言來實現(xiàn)本PIC通信狀態(tài)機的軟件設(shè)計以及進行MaxPlusII驗證的程序和方法。用該方法所設(shè)...
2009-06-20 標(biāo)簽：PCI 1133
MPC850中復(fù)位邏輯和CPM協(xié)議切換的CPLD實現(xiàn)
摘要： 介紹了用CPLD輔助設(shè)計在嵌入系統(tǒng)中進行曲MPU復(fù)雜邏輯功能設(shè)計的總體方案，給出了通過對XC95144中復(fù)用控制寄存器進行配置以實現(xiàn)MPU復(fù)位邏輯和CPM協(xié)議切換的實現(xiàn)方案...
2009-06-20 標(biāo)簽：cpld 1196
使用Verilog實現(xiàn)基于FPGA的SDRAM控制器
摘 要：介紹了SDRAM的特點和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計方法，使用該方法實現(xiàn)的控制器可非常方便地對SDRAM進行控制。 關(guān)鍵...
SDRAM控制器的設(shè)備與VHDL實現(xiàn)
摘要： 介紹了SDRAM的存儲體結(jié)構(gòu)、主要控制時序和基本操作命令，并且結(jié)合實際系統(tǒng)，給出了一種用FPGA實現(xiàn)的通用SDRAM控制器的方案。 關(guān)鍵詞： ...
2009-06-20 標(biāo)簽：SDRAM 1085
一種基于移位寄存器的CAM的Verilog HDL實現(xiàn)
摘要：一種利用Verilog HDL設(shè)計CAM的方案，該方案以移位寄存器為核心，所實現(xiàn)的CAN具有可重新配置改變字長、易于擴展、匹配查找速度等特點，并在網(wǎng)絡(luò)協(xié)處理器仿真中得到...
錯誤檢測與糾正電路的設(shè)計與實現(xiàn)
摘 要：針對一些惡劣的電磁環(huán)境對隨機存儲器（RAM）電路誤碼影響的情況，根據(jù)糾錯編碼的基本原理，提出簡單實用的能檢查兩位錯誤并自動糾正一位錯誤的EDAC...
異步FIFO結(jié)構(gòu)及FPGA設(shè)計
摘要：首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu)，然后分析實現(xiàn)異步FIFO的難點問題及其解決辦法；在傳統(tǒng)設(shè)計的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對其進行...
2009-06-20 標(biāo)簽：fifo 4231
基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計
摘要：簡要介紹了CPLD/FPGA器件的特點和應(yīng)用范圍，并以分頻比為2.5的半整數(shù)分頻器的設(shè)計為例，介紹了在MAX+plus II開發(fā)軟件下，利用VHDL硬件描述語言以及原理圖的輸...
用VHDL語言在CPLD上實現(xiàn)串行通信
摘 要： 串行通信是實現(xiàn)遠程測控的重要手段。采用VHDL語言在CPLD上實現(xiàn)了串行通信，完全可以脫離單片機使用。 關(guān)鍵詞： ...
2009-06-20 標(biāo)簽：cpld 999
基于FPGA的多種形式分頻的設(shè)計與實現(xiàn)
摘 要： 本文通過在QuartursⅡ開發(fā)平臺下，一種能夠?qū)崿F(xiàn)等占空比、非等占空比整數(shù)分頻及半整數(shù)分頻的通用分頻器的FPGA設(shè)計與實現(xiàn)，介紹了利用VHDL硬件描...
2009-06-20 標(biāo)簽：FPGA 758
基于FPGA的高頻時鐘的分頻和分配設(shè)計
摘要：介紹了為PET（正電子發(fā)射斷層掃描儀）的前端電子學(xué)模塊提供時間基準(zhǔn)而設(shè)計的一種新型高頻時鐘扇出電路。該電路利用FPGA芯片來實現(xiàn)對高頻時鐘的分頻...
2009-06-20 標(biāo)簽：FPGA 1581
使用PLD內(nèi)部鎖相環(huán)解決系統(tǒng)設(shè)計難題
摘要： 從整個應(yīng)用系統(tǒng)的角度，理解和分析PLD內(nèi)部鎖相環(huán)；在此基礎(chǔ)上，深入剖析鎖相環(huán)的相移結(jié)構(gòu)，同時用這個技術(shù)解決系統(tǒng)設(shè)計難題。 關(guān)鍵...
2009-06-20 標(biāo)簽：PLD 1058
智能全數(shù)字鎖相環(huán)的設(shè)計
摘要： 在FPGA片內(nèi)實現(xiàn)全數(shù)字鎖相環(huán)用途極廣。本文在集成數(shù)字鎖相環(huán)74297的基礎(chǔ)上進行改進，設(shè)計了鎖相狀態(tài)檢測電路，配合CPU對環(huán)路濾波參數(shù)進行動態(tài)智...
2009-06-20 標(biāo)簽：鎖相環(huán) 1815
VHDL設(shè)計中電路簡化問題的探討
摘 要：從描述方法、設(shè)計規(guī)則、邏輯函數(shù)分析了VHDL設(shè)計中容易引起電路復(fù)雜化的原因，并提出了相應(yīng)的解決方法。 關(guān)鍵詞：VHDL 電路簡化...
2009-06-20 標(biāo)簽：vhdl 1230
在PLD開發(fā)中提高VHDL的綜合質(zhì)量
摘 要：介紹可編程邏輯器件的開發(fā)流程，敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開發(fā)中的應(yīng)用，給出提高VHDL綜合質(zhì)量的幾點經(jīng)驗。 關(guān)鍵詞：電...
2009-06-20 標(biāo)簽：PLD 948
硬件描述語言HDL的現(xiàn)狀與發(fā)展
摘要：從數(shù)字系統(tǒng)設(shè)計的性質(zhì)出發(fā)，結(jié)合目前迅速發(fā)展的芯片系統(tǒng)，比較、研究各種硬件描述語言；詳細闡述各種語言的發(fā)展歷史、體系結(jié)構(gòu)和設(shè)計方法；探討未來...
2009-06-20 標(biāo)簽：HDL 1968
多狀態(tài)機的協(xié)同設(shè)計
隨著微電子技術(shù)的迅速發(fā)展，人們對數(shù)字系統(tǒng)的需求也在提高[ 1 ]。不僅要有完善的功能，而且對速度也提出了很高的要求。對于大部分數(shù)字系統(tǒng)，都可以劃分為控制單元...
用STATECAD快速設(shè)計有限狀態(tài)機
數(shù)字系統(tǒng)通常劃分為信息處理單元和控制單元。信息單元主要進行信息的傳輸和運算, 而控制單元的主要任務(wù)是控制信息處理單元的微操作的順序?？刂茊卧?..
基于SYSTEM C的FPGA設(shè)計方法
摘 要： 隨著VLSI的集成度越來越高，設(shè)計也越趨復(fù)雜。傳統(tǒng)的設(shè)計方法如原理圖輸入、HDL語言描述在進行復(fù)雜系統(tǒng)設(shè)計時，設(shè)計效率往往比較低。特別是在...
2009-06-20 標(biāo)簽：FPGA 606
Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用
摘 要：通過設(shè)計實例詳細介紹了用Verilog HDL語言開發(fā)FPGA/CPLD的方法，并通過與其他各種輸入方式的比較，顯示出使用Verilog HDL語言的優(yōu)越性。 ...
Lattice公司的系統(tǒng)內(nèi)可編程PLD
摘要：本文以Lattice公司的ispLSI系列器件為例，介紹了系統(tǒng)內(nèi)可編程（ISP）及其使用方法 關(guān)鍵詞：可編程邏輯器件（PLD） 數(shù)字系統(tǒng) ispLSI ...
2009-06-20 標(biāo)簽：PLD 2571
ispPAC10在系統(tǒng)可編程模擬器及其應(yīng)用
摘要：ispPAC10是美國Lattice公司最新推出的模擬電路在系統(tǒng)可編程器件，它為電子電路設(shè)計者進行電路設(shè)計提供了一條有效的新途徑。文中介紹了ispPAC模擬電路在系統(tǒng)可編程器件...
2009-06-20 標(biāo)簽：ispPAC10 1923
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
