電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習FPGA/ASIC技術(shù)的好欄目。
怎樣使用Verilator進行Verilog Lint呢？
FPGA設(shè)計是無情的，所以我們需要利用能獲得的任何軟件進行檢查...
2023-09-20 標簽：FPGA設(shè)計仿真器SDL靜態(tài)分析macOS系統(tǒng) 4115
如何使用Verilog硬件描述語言描述時序邏輯電路？
時序邏輯電路的特點是輸出信號不僅與電路的輸入有關(guān)，還與電路原來的狀態(tài)有關(guān)。...
2023-09-17 標簽：FPGA設(shè)計反相器D觸發(fā)器時序邏輯電路CLK 4811
為什么說Vivado是基于IP的設(shè)計？
Vivado是Xilinx公司2012年推出的新一代集成開發(fā)環(huán)境，它強調(diào)系統(tǒng)級的設(shè)計思想及以IP為核心的設(shè)計理念，突出IP核在數(shù)字系統(tǒng)設(shè)計中的作用。...
2023-09-17 標簽：FPGA設(shè)計寄存器C語言RTLVivado 3497
原理圖都包含哪些信息？我們該如何看懂原理圖呢？
你可能會說，開發(fā)板都有用戶手冊，看用戶手冊就可以。然而，我要告訴你，用戶手冊也是基于原理圖整理出來的，難免出現(xiàn)人為錯誤。...
2023-09-17 標簽：低通濾波器電壓轉(zhuǎn)換器FPGA芯片PWM信號SRAM存儲器 12464
FPGA的引腳是如何命名的？引腳是如何分布的？
FPGA的引腳排布在芯片背面，以EGO1板載芯片XC7A35T-1CSG324C 為例，下圖中每個小格代表一個引腳，共有18行18列，共324個引腳。...
等效時間采樣原理及基于FPGA的實現(xiàn)
經(jīng)常涉及對寬帶模擬信號進行數(shù)據(jù)采集和存儲，以便計算機進一步進行數(shù)據(jù)處理。為了對高速模擬信號進行不失真采集，根據(jù)奈奎斯特定理， 采樣頻率必須為信號頻率的2 倍以上，但在電阻抗多...
2023-09-15 標簽：FPGAadc數(shù)據(jù)采集fifo等效時間采樣 4101
介紹一種IP控制信號的處理方式
在ASIC/FPGA項目中，我們會用到很多IP，其中有很多IP存在內(nèi)部控制信號以及內(nèi)部狀態(tài)信號。...
什么是FPGA？FPGA現(xiàn)場可編程門陣列的綜合指南
現(xiàn)場可編程門陣列 (FPGA) 是可以在制造后進行編程和重新編程以實現(xiàn)數(shù)字邏輯功能的半導(dǎo)體器件。...
2023-09-14 標簽：鎖相環(huán)VHDL語言觸發(fā)器FPGA器件數(shù)字信號處理器 2211
請問如何將C語言算法移植到FPGA上？
確定算法：首先，你需要確保要移植的C語言算法是合適的。FPGA適合并行計算和高度可定制的應(yīng)用。因此，你需要選擇一個適合FPGA實現(xiàn)的算法。...
2023-09-12 標簽：FPGA設(shè)計VHDL語言C語言FPGA芯片Vivado 3358
如何在FPGA上快速搭建以太網(wǎng)？
LWIP 是使用裸機設(shè)計以太網(wǎng)的良好起點，在此基礎(chǔ)上我們可以輕松調(diào)整軟件應(yīng)用程序以提供更詳細的應(yīng)用程序。LWIP Echo 服務(wù)器的使用首先使我們能夠確定底層硬件設(shè)計是否正確。...
FPGA數(shù)字圖像顯示原理與實現(xiàn)設(shè)計
視頻圖像經(jīng)過數(shù)十年的發(fā)展，已形成了一系列的規(guī)范，以VGA和HDMI為主的視頻圖像接口協(xié)議也得到定義與推廣。...
2023-09-06 標簽：FPGA設(shè)計VGA編解碼芯片同步控制器Type-C接口 1834
FPGA數(shù)字圖像處理的基礎(chǔ)知識
數(shù)字圖像** (Digital Image)，是計算機視覺與圖像處理的基礎(chǔ)，區(qū)別于模擬圖像...
2023-09-06 標簽：FPGARGB數(shù)字圖像處理計算機視覺CMOS圖像傳感器 2888
采用單芯片加密設(shè)計流程的PolarFire FPGA器件
安全當前已成為各垂直市場所有設(shè)計的當務(wù)之急。今天，有進一步證據(jù)向系統(tǒng)架構(gòu)師和設(shè)計人員證明，使用Microchip Technology Inc.（美國微芯科技公司）的PolarFire? FPGA 可有力保障通信、工業(yè)、航空...
2023-09-05 標簽：FPGA設(shè)計加速器單芯片DPA生成器 2533
clock-gating的綜合實現(xiàn)
在ASIC設(shè)計中，項目會期望設(shè)計將代碼寫成clk-gating風格，以便于DC綜合時將寄存器綜合成clk-gating結(jié)構(gòu)，其目的是為了降低翻轉(zhuǎn)功耗。...
2023-09-04 標簽：寄存器IC設(shè)計ASIC設(shè)計RTLCLK 3511
在模塊化設(shè)計過程中編寫testbench并仿真的方法介紹
?在開始設(shè)計前，根據(jù)設(shè)計劃分好各功能模塊（為了敘述方便，這里以對“FPGA數(shù)字信號處理（十三）鎖相環(huán)位同步技術(shù)的實現(xiàn)”中設(shè)計的系統(tǒng)仿真為例）。...
2023-09-04 標簽：鎖相環(huán)FPGA設(shè)計仿真器DDCVivado 3561
ASIC和FPGA到底選哪個好？兩者的流程有什么區(qū)別？
ASIC (Application Specific Integrated Circuit)，即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。...
2023-09-02 標簽：FPGA設(shè)計存儲器ASIC芯片PCIe接口Verilog語言 2737
晶圓的另一面：背面供電領(lǐng)域的最新發(fā)展研究
在我從事半導(dǎo)體設(shè)備的職業(yè)生涯之初，晶圓背面是個麻煩問題。當時發(fā)生了一件令我記憶深刻的事：在晶圓傳送的過程中，幾片晶圓從機器人刀片上飛了出來。...
2023-08-31 標簽：FPGA半導(dǎo)體DRAM芯片TSV技術(shù)隨機存取存儲器 2014
實際底層的RAM尺寸到底是多少呢？就是32x119嗎？
在ASIC設(shè)計中，我們使用FIFO或者RAM的時候經(jīng)常會用到校驗位，例如奇偶校驗或者ECC（海明碼）校驗，當然，也有可能不使用任何校驗位。...
2023-08-31 標簽：RAMASIC設(shè)計ECCFIFO存儲 2170
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
