優(yōu)勢和特點

• JESD204B/C，子類 1 SYSREF 信號生成
• 低噪聲整數(shù) N PLL
• 附加輸出抖動 < 6fs_RMS
  • （集成帶寬 = 12kHz 至 20MHz，f = 4.5GHz）
• 附加輸出抖動 65fs_RMS (ADC SNR 方法)
• EZSync^?、ParallelSync^? 多芯片同步
• –229dBc/Hz 歸一化帶內(nèi)相位本底噪聲
• –281dBc/Hz 歸一化帶內(nèi) 1/f 噪聲

• 11 個獨立低噪聲輸出，具有可編程粗數(shù)字延遲和精細模擬延遲
• 靈活的輸出可以用作套件時鐘或 SYSREF 信號
• 基準輸入頻率達 500MHz
• LTC6952Wizard^? 軟件設計工具支持
• 工作結(jié)溫范圍為 –40oC 至 125°C

產(chǎn)品詳情

LTC6952 是一款高性能超低抖動的 JESD204B/C 時鐘生成和分配 IC。它包括一個鎖相環(huán) (PLL) 內(nèi)核，由基準分頻器、具有鎖相指示器的相位頻率檢波器 (PFD)、超低噪聲電荷泵和整數(shù)反饋分頻器構(gòu)成。LTC6952 的 11 個輸出可配置為最多 5 個 JESD204B/C 子類 1 器件時鐘/SYSREF 對以及一個通用輸出，或簡單的 11 個通用時鐘輸出，用于非 JESD204B/C 應用。每個輸出都有自己的可單獨編程的分頻器和輸出驅(qū)動器。所有輸出也可以通過單獨的粗半周數(shù)字延遲和精細模擬時間延遲進行同步，并設置為精確的相位對齊。

對于需要 11 個以上總輸出的應用，可以使用 EZSync 或 ParallelSync 同步協(xié)議將多個 LTC6952 連接在一起。

應用

• 高性能數(shù)據(jù)轉(zhuǎn)換器時鐘
• 無線基礎設施
• 測試和測量

方框圖