優(yōu)勢和特點(diǎn)

• 集成小數(shù)N分頻PLL的接收混頻器
• RF輸入頻率范圍：300 MHz至2500 MHz
• 內(nèi)部LO頻率范圍：750 MHz至1160 MHz
• 輸入P1dB：14.5 dBm
• 輸入IP3：31 dBm
• 通過外部引腳優(yōu)化IIP3
• SSB噪聲系數(shù)
  IP3SET引腳斷開：13.5 dB
  IP3SET引腳接3.3 V電壓：14.6 dB
• 電壓轉(zhuǎn)換增益：6.7 dB
• 200 Ω IF輸出匹配阻抗
• IF 3 dB帶寬：500 MHz
• 可通過三線式SPI接口進(jìn)行編程
• 40引腳、6 mm × 6 mm LFCSP封裝

產(chǎn)品詳情

ADRF6601是一款高動(dòng)態(tài)范圍有源混頻器，集成鎖相環(huán)(PLL)和壓控振蕩器(VCO)。PLL/頻率合成器利用小數(shù)N分頻PLL產(chǎn)生fLO輸入，供給混頻器?；鶞?zhǔn)輸入可以進(jìn)行分頻或倍頻，然后施加于PLL鑒頻鑒相器(PFD)。

PLL支持12 MHz至160 MHz范圍內(nèi)的輸入基準(zhǔn)頻率。PFD輸出控制一個(gè)電荷泵，其輸出驅(qū)動(dòng)一個(gè)片外環(huán)路濾波器。

然后，環(huán)路濾波器輸出施加于一個(gè)集成式VCO。VCO輸出(2 × fLO)再施加于一個(gè)LO分頻器和一個(gè)可編程PLL分頻器。可編程PLL分頻器由一個(gè)Σ-Δ調(diào)制器(SDM)進(jìn)行控制。SDM的模數(shù)可以在1至2047范圍內(nèi)編程。

有源混頻器可將單端50 Ω RF輸入轉(zhuǎn)換為200 Ω差分IF輸出。IF輸出的工作頻率最高可達(dá)500 MHz。

ADRF6601采用先進(jìn)的硅鍺BiCMOS工藝制造，提供40引腳、裸露焊盤、符合RoHS標(biāo)準(zhǔn)的6 mm x 6 mm LFCSP封裝。額定溫度范圍為?40°C至+85°C。

應(yīng)用

• 蜂窩基站

方框圖