可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
高云半導(dǎo)體簽約兩家北美代理商，國(guó)際化進(jìn)程贏得業(yè)界關(guān)注
國(guó)內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商廣東高云半導(dǎo)體科技股份有限公司（如下簡(jiǎn)稱“高云半導(dǎo)體”），今日宣布簽約Edge電子作為高云半導(dǎo)體的全美授權(quán)經(jīng)銷商，同時(shí)授權(quán)EBBM電子為美國(guó)東海岸經(jīng)銷...
2018-08-28 標(biāo)簽：EDGE可編程邏輯器件高云半導(dǎo)體RISC-VEBBMEDGERISC-V可編程邏輯器件高云半導(dǎo)體 6668
萊迪思證明移動(dòng)應(yīng)用的FPGA非常適合用于量產(chǎn)
在萊迪思看來(lái)，隨著智能功能從云端引入到網(wǎng)絡(luò)邊緣領(lǐng)域，移動(dòng)FPGA對(duì)多個(gè)市場(chǎng)都產(chǎn)生了影響。很多網(wǎng)絡(luò)邊緣設(shè)備要求小尺寸、低功耗和價(jià)格合理。因此，萊迪思最開始專為移動(dòng)應(yīng)用優(yōu)化的產(chǎn)品...
美高森美推出企業(yè)級(jí)Gen 4 PCIe控制器樣品——全NVMe 3016器件
美高森美公司推全新NVMe 3016器件是用于企業(yè)和云工作負(fù)載的最靈活可編程控制器。...
基于帶處理器和FPGA的新型SoM組合設(shè)計(jì)
很多嵌入式設(shè)計(jì)使用基于微處理器和微控制器的單板計(jì)算機(jī) (SBC) 和模塊化系統(tǒng) (SoM)（例如，請(qǐng)參閱使用 Raspberry Pi 3 構(gòu)建低成本工業(yè)控制器）。但是，更多嵌入式應(yīng)用無(wú)法忍受與軟件相關(guān)的響應(yīng)...
基于CAM關(guān)聯(lián)比較器的FPGA雷達(dá)脈沖預(yù)分選器設(shè)計(jì)
對(duì)CAM和RAM單元的初始化數(shù)據(jù)寫入既可預(yù)先初始化，也可在系統(tǒng)工作過(guò)程中實(shí)時(shí)更新。在雷達(dá)信號(hào)預(yù)分選應(yīng)用中可將已知輻射源庫(kù)利用初始化內(nèi)存文件對(duì)CAM和RAM進(jìn)行初始化。對(duì)未知輻射源參數(shù)可在...
可同步于GPS的FPGA恒溫晶振頻率校準(zhǔn)系統(tǒng)設(shè)計(jì)
設(shè)計(jì)中使用四路選通器分別連接計(jì)數(shù)器模塊、延遲線模塊和FIFO緩沖的輸出，其中因計(jì)數(shù)器模塊中采用16位的計(jì)數(shù)器循環(huán)計(jì)數(shù)，為了與PicoBlaze輸入匹配，須將計(jì)數(shù)值分兩部分接到選通器。異步串行...
以FPGA為核心的高速通信系統(tǒng)設(shè)計(jì)
通過(guò)測(cè)試，此組傳輸器件可以驅(qū)動(dòng)LVDS信號(hào)通過(guò)SVY-50-3型號(hào)電纜傳輸至少200 m。信號(hào)經(jīng)過(guò)傳輸后，在電纜末端衰減嚴(yán)重，噪聲和抖動(dòng)也較嚴(yán)重。此時(shí)信號(hào)眼圖如圖3所示，可以看出信號(hào)質(zhì)量差。直接...
2018-08-26 標(biāo)簽：FPGA驅(qū)動(dòng)器通信系統(tǒng) 4561
以FPGA控制為核心的LED漢字滾動(dòng)顯示器設(shè)計(jì)
上述各模塊分別在QualtusⅡ中通過(guò)了仿真驗(yàn)證，最后對(duì)整體設(shè)計(jì)進(jìn)行了硬件驗(yàn)證。將設(shè)計(jì)載入KH31001開發(fā)板的Cyclone工系列EPlC6Q-240C8FPGA器件中，實(shí)驗(yàn)證明漢字滾動(dòng)顯示掃描情況均正常，能夠按照預(yù)...
利用FPGA固有特性的遠(yuǎn)程監(jiān)控系統(tǒng)設(shè)計(jì)
根據(jù)定時(shí)器的定時(shí)信息和命令寄存器的命令，控制計(jì)數(shù)器對(duì)α測(cè)量模塊傳過(guò)來(lái)的脈沖信號(hào)進(jìn)行計(jì)數(shù)，從而獲得輻射總量的計(jì)數(shù)值，該計(jì)數(shù)值被存進(jìn)FIFO中；而在另一側(cè)，NiosIICPU通過(guò)Avalon總線向IP核...
2018-08-26 標(biāo)簽：FPGA通信監(jiān)控系統(tǒng) 1243
利用FPGA開發(fā)的太陽(yáng)能自動(dòng)跟蹤系統(tǒng)設(shè)計(jì)
當(dāng)時(shí)間為正常光照時(shí)間時(shí)，太陽(yáng)跟蹤系統(tǒng)每隔5 min就會(huì)進(jìn)入太陽(yáng)高度角方位角進(jìn)行計(jì)算。計(jì)時(shí)模塊輸出給太陽(yáng)高度角方位角模塊所需的時(shí)間信息，然后計(jì)算赤道坐標(biāo)系下的赤緯角和時(shí)角，最后計(jì)...
2018-08-26 標(biāo)簽：FPGA脈沖步進(jìn)電機(jī) 1536
利用ADS5500的FPGA1024點(diǎn)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)
在數(shù)字信號(hào)處理系統(tǒng)中，數(shù)據(jù)表示格式可分為定點(diǎn)制、浮點(diǎn)制和塊浮點(diǎn)制，它們?cè)趯?shí)現(xiàn)時(shí)對(duì)系統(tǒng)資源的要求不同，工作速度也不同，有著不同的適用范圍。定點(diǎn)表示法使用最多，簡(jiǎn)單且速度快，...
2018-08-26 標(biāo)簽：FPGA脈沖數(shù)字信號(hào) 1593
如何利用FPGA設(shè)計(jì)一個(gè)雙通道旋轉(zhuǎn)變壓器測(cè)角系統(tǒng)？
系統(tǒng)總體框圖如圖1所示，采用集成芯片AD2S82A和AD2S80A，分別作為旋轉(zhuǎn)變壓器粗碼盤和精碼盤輸出信號(hào)的解碼器，將旋轉(zhuǎn)變壓器輸出的模擬量轉(zhuǎn)換成與之對(duì)應(yīng)的數(shù)字量。然后將它們送入FPGA中進(jìn)行...
2018-08-26 標(biāo)簽：FPGA變壓器驅(qū)動(dòng) 3350
以FPGA控制為核心的NRF905無(wú)線通信系統(tǒng)設(shè)計(jì)
系統(tǒng)建立起來(lái)后，下一步是最終的板級(jí)驗(yàn)證。圖6為用Chipscope得到的波形圖。mosi與miso分別是發(fā)送端與接收端SPI總線上的信號(hào)。從圖中可以看出數(shù)據(jù)基本吻合，由此表明設(shè)計(jì)的以FPGA控制NRF905的無(wú)...
2018-08-26 標(biāo)簽：FPGA無(wú)線通信系統(tǒng) 2349
降低成本提高穩(wěn)定性的FPGA高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)
本文中提出的高速數(shù)據(jù)遠(yuǎn)距離傳輸系統(tǒng)方案以Altera 公司Cyclone III 系列低成本FPGA 芯片EP3C5E144C8 的為核心，以LVDS 信號(hào)為基礎(chǔ)，通過(guò)增加信道編碼、數(shù)據(jù)時(shí)鐘恢復(fù)、預(yù)加重和均衡等技術(shù)，保證了數(shù)...
2018-08-26 標(biāo)簽：FPGA驅(qū)動(dòng)器數(shù)據(jù) 2633
為什么可編程邏輯FPGA這些年從未實(shí)現(xiàn)預(yù)期的增長(zhǎng)？
FPGA市場(chǎng)在2008年是40億美元規(guī)模，到了2016年還是40億美元。似乎顯而易見，當(dāng)ASIC越來(lái)越貴，可編程應(yīng)該要增長(zhǎng)才對(duì)。然而事實(shí)并非如此。...
關(guān)于51單片機(jī)寄存器功能匯總表
21個(gè)特殊功能寄存器(52系列是26個(gè))不連續(xù)地分布在128個(gè)字節(jié)的SFR存儲(chǔ)空間中，地址空間為80H-FFH，在這片SFR空間中，包含有128個(gè)位地址空間，地址也是80H-FFH，但只有83個(gè)有效位地址，可對(duì)11個(gè)特殊...
美高森美提供的SmartFusion2 SoC FPGA雙軸電機(jī)控制套件帶有模塊化電機(jī)控制IP集和參
美高森美公司（Microsemi） 宣布提供帶有模塊化電機(jī)控制IP集和參考設(shè)計(jì)的SmartFusion2 SoC FPGA雙軸電機(jī)控制套件。這款套件使用單一SoC FPGA器件來(lái)簡(jiǎn)化電機(jī)控制設(shè)計(jì)，可加快上市速度并可擴(kuò)展用于工...
Altera的Spectra-Q引擎可以令基于FPGA和SoC的設(shè)計(jì)快馬加鞭
Altera公司為其業(yè)界領(lǐng)先、成熟可靠的Quartus II軟件引入功能超級(jí)強(qiáng)勁的Spectra-Q引擎，以提高下一代可編程器件的設(shè)計(jì)效能，縮短產(chǎn)品面市時(shí)間。Spectra-Q引擎的新功能創(chuàng)紀(jì)錄地縮短了編譯時(shí)間，提...
Altera推出最新版本功能安全數(shù)據(jù)包，提供安全設(shè)計(jì)劃分工具流
Altera公司宣布，為使用Altera現(xiàn)場(chǎng)可編程門陣列（FPGA）的系統(tǒng)設(shè)計(jì)人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝（第3版）。安全套裝提供TüV Rheinland認(rèn)證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件，...
e絡(luò)盟LOGI開發(fā)板：可為樹莓派與BeagleBone開發(fā)板提供FPGA功能
e絡(luò)盟日前宣布推出LOGI開發(fā)板，這一整套易用的軟硬件生態(tài)系統(tǒng)可為樹莓派與BeagleBone開發(fā)板提供FPGA功能。...
Stratix 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié)公布，將云時(shí)代的網(wǎng)絡(luò)通信技術(shù)推向了又一
Altera公司今天發(fā)布其Stratix 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié)，這一下一代高端可編程邏輯器件在性能、集成度、密度和安全特性方面實(shí)現(xiàn)全面突破，勢(shì)必將云時(shí)代的網(wǎng)絡(luò)通信技術(shù)推向又一個(gè)巔峰...
美高森美聯(lián)手Sibridge推出了一系列瞄準(zhǔn)FPGA器件的高速IP內(nèi)核
通過(guò)增添了Sibridge Technologies成為認(rèn)可的CompanionCore供應(yīng)商，這項(xiàng)舉措擴(kuò)展了美高森美與其先前的合作。CompanionCore 計(jì)劃提供精選的廣泛可綜合IP內(nèi)核，這些內(nèi)核均直接由美高森美合作伙伴授權(quán)許可...
Altera第二代Nios II嵌入式評(píng)估套件，主要應(yīng)用在最新的MAX 10 FPGA套件
Altera公司宣布提供第二代Nios II嵌入式評(píng)估套件（NEEK），它安裝了Altera的非易失MAX 10 FPGA以及Nios II軟核嵌入式處理器。MAX 10 NEEK是功能豐富的平臺(tái)，為嵌入式設(shè)計(jì)人員體驗(yàn)非易失FPGA的定制嵌入式...
你知道XGBoost背后的數(shù)學(xué)原理是什么嗎？
在第一種方法的基礎(chǔ)上，每走過(guò)特定數(shù)量的臺(tái)階，都由韓梅梅去計(jì)算每一個(gè)臺(tái)階的損失函數(shù)值，并從中找出局部最小值，以免錯(cuò)過(guò)全局最小值。每次韓梅梅找到局部最小值，她就發(fā)個(gè)信號(hào)，這樣...
2018-08-22 標(biāo)簽：機(jī)器學(xué)習(xí)機(jī)器學(xué)習(xí)梯度 65921
釋義思維：模仿人類語(yǔ)言識(shí)別的句子嵌入模塊
精準(zhǔn)的時(shí)間序列預(yù)告對(duì)交通、能源、金融、經(jīng)濟(jì)等領(lǐng)域都非常重要。但是現(xiàn)代技術(shù)都是通過(guò)時(shí)間數(shù)據(jù)來(lái)建立預(yù)測(cè)模型，通常忽略了非結(jié)構(gòu)化文本之下有價(jià)值的信息。本篇論文的作者提出了兩種深...
2018-08-22 標(biāo)簽：嵌入式nlp語(yǔ)言識(shí)別 4208
為什么以FPGA來(lái)說(shuō)嵌入式的出路 FPGA屬于嵌入式嗎
你一般就業(yè)面很廣，但時(shí)時(shí)刻刻會(huì)聽到或接觸FPGA，這很正常，因?yàn)镕PGA這些年一年比一年好，很有可能以后都是用C來(lái)開發(fā)FPGA。并且你會(huì)發(fā)現(xiàn)FPGA待遇高的一逼，你有點(diǎn)慌了，想要學(xué)習(xí)FPGA，此時(shí)問...
卷積碼的約束長(zhǎng)度是多少？如何計(jì)算？
卷積碼將k個(gè)信息比特編成n個(gè)比特，但k和n通常很小，特別適合以串行形式進(jìn)行傳輸，時(shí)延小。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
