可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
咬尾卷積編碼是什么？如何實現(xiàn)咬尾卷積編碼？
咬尾卷積碼的原理是尾卷積碼保證格形起始和終止于某個相同的狀態(tài)。它具有不要求傳輸任何額外比特的優(yōu)點(diǎn)。...
一種以FPGA為基礎(chǔ)的多路模擬信號自適應(yīng)采集系統(tǒng)設(shè)計
目前，在PCM／FM遙測體系中模擬信號采集普遍采用8位量化，全部模擬信號均歸一化到O～5 V范圍內(nèi)，隨著需要采集的模擬信號的類型多樣化，勢必增加信號調(diào)理電路的多樣性，不利于系統(tǒng)的簡化...
基于Featuretools Python庫來實現(xiàn)特征工程自動化的實例
特征構(gòu)造是一個非常耗時的過程，因為每個新特征都需要經(jīng)過幾個步驟去構(gòu)造，特別是那些需要用到多張表信息的特征。我們可以把這些特征構(gòu)造的操作合起來，分成兩個類：“轉(zhuǎn)換（transfor...
2018-08-20 標(biāo)簽：自動化機(jī)器學(xué)習(xí)python 7417
以FPGA為核心控制的電子設(shè)計競賽電路板設(shè)計和實現(xiàn)
大學(xué)生電子競賽題目以模擬電子、數(shù)字電子、可編程邏輯器件及單片機(jī)技術(shù)為核心， 涉及電子儀器儀表、通信、高頻無線電、自動控制等多學(xué)科內(nèi)容。2007 年電子設(shè)計競賽組委會專家指出： 電...
以FPGA為核心的純數(shù)字真隨機(jī)數(shù)發(fā)生器設(shè)計與實現(xiàn)
其中n是輸入序列的個數(shù)，bi是每個序列的偏置。容易看出b≤bi（1≤i≤n），等式當(dāng)且僅當(dāng)在bi=0（）或者bi=1/2（）時成立。簡而言之，異或運(yùn)算顯著地減小了獨(dú)立輸入序列的偏置。假設(shè)n=16且所有...
以FPGA為控制核心的程控濾波器設(shè)計
方案1：數(shù)字電位器控制兩級INA129級聯(lián)。用FPGA控制數(shù)字電位器DS1267使其輸出不同的阻值，作為高精度儀表放大器INA129的反饋電阻。通過控制數(shù)字電位器來改變INA129的放大倍數(shù)，從而實現(xiàn)放大器的...
以FPGA機(jī)載為核心的實時視頻圖形處理系統(tǒng)設(shè)計
結(jié)合系統(tǒng)需求，確定系統(tǒng)的總體設(shè)計方案為：以Xilinx公司的Virtex-5 XC5VFX70T FPGA為核心處理器，利用其強(qiáng)大邏輯資源和豐富的IP核，配以相應(yīng)的外部電路，構(gòu)建出一個靈活、簡潔、可靠的機(jī)載視頻...
怎樣利用FPGA設(shè)計一個跨時鐘域的同步策略？
觸發(fā)器是FPGA設(shè)計中最常用的基本器件。觸發(fā)器工作過程中存在數(shù)據(jù)的建立（setup）和保持（hold）時間。對于使用上升沿觸發(fā)的觸發(fā)器來說，建立時間就是在時鐘上升沿到來之前，觸發(fā)器數(shù)據(jù)端...
如何利用FPGA技術(shù)來解決DSP的設(shè)計難題？
如果采用MAC模式，DSP48則非常適用，因為DSP48 Slice內(nèi)含輸入寄存器、輸出寄存器和加法器單元。實現(xiàn)31抽頭MAC引擎需要的資源包括一個DSP48、一個18kb塊RAM（block RAM）和9個邏輯片。另外，還需要一...
SPI總線是什么？FPGA串行外圍接口SPI設(shè)計應(yīng)如何實現(xiàn)？
在數(shù)據(jù)串并轉(zhuǎn)換的過程中， 必須用到寄存器來存放臨時數(shù)據(jù)。一般情況下，發(fā)送數(shù)據(jù)需要1 個發(fā)送寄存器，接收數(shù)據(jù)需要1個接收寄存器，則至少需要2 個寄存器。在SPI 總線中，每發(fā)送1個數(shù)據(jù)位...
1394b數(shù)據(jù)傳輸有什么特點(diǎn)？如何利用FPGA設(shè)計一個1394b雙向數(shù)據(jù)傳輸系統(tǒng)？
隨著時代和技術(shù)的發(fā)展，對于數(shù)據(jù)總線帶寬的要求越來越高，現(xiàn)有的總線標(biāo)準(zhǔn)越來越難以滿足實際應(yīng)用中對高總線速率的要求。先進(jìn)的總線技術(shù)對于解決系統(tǒng)的瓶頸，提高系統(tǒng)性能起著至關(guān)重要...
2018-08-18 標(biāo)簽：FPGA接口數(shù)據(jù)傳輸 18071
如何利用FPGA硬件實現(xiàn)固定倍率的圖像縮放？
近年來，F(xiàn)PGA技術(shù)發(fā)展迅速，片內(nèi)集成了PLL、硬件乘法器、存儲器，具有了實現(xiàn)優(yōu)秀算法的充足資源。許多航空電子嵌入式圖像處理系統(tǒng)是由固定的視頻源和顯示設(shè)備組成，系統(tǒng)中圖像縮放的倍...
如何用FPGA實現(xiàn)UART電路設(shè)計？
發(fā)送數(shù)據(jù)由接口模塊控制，接口模塊給出w rn 信號，發(fā)送器根據(jù)此信號將并行數(shù)據(jù)鎖存，并通過發(fā)送保持寄存器和發(fā)送移位寄存器發(fā)送并行數(shù)據(jù)。由計數(shù)器no_ bs_sent 控制狀態(tài)的轉(zhuǎn)移，即數(shù)據(jù)的發(fā)...
百度在其全新公有云加速服務(wù)器中部署了賽靈思的FPGA
中國搜索引擎大廠百度已將人工智能、機(jī)器學(xué)習(xí)視為公司未來發(fā)展的主要方向，并對相關(guān)領(lǐng)域進(jìn)行大量投資。為了強(qiáng)化其公有云服務(wù)支持人工智能算法的能力，該公司在其全新公有云加速服務(wù)...
關(guān)于使用FPGA三段式狀態(tài)機(jī)的三點(diǎn)好處，你有什么看法？
用三段式描述狀態(tài)機(jī)的好處，國內(nèi)外各位大牛都已經(jīng)說的很多了，大致可歸為以下三點(diǎn)：...
2018-08-17 標(biāo)簽：FPGA狀態(tài)機(jī) 16748
簡談基于fpga設(shè)計9/7小波變換原理
大家好，又到了每日學(xué)習(xí)的時間了，今天我們來聊一聊基于fpga設(shè)計9/7小波變換原理。 9/7小波變換包括行變換，列變換。 期中行變換包括第一步行變換，第一步行更新，第二步行變換，第二步行...
2018-08-17 標(biāo)簽：FPGA 5598
Xilinx正式版SDSoC開發(fā)環(huán)境可實現(xiàn)嵌入式C/C++語言應(yīng)用開發(fā)
賽靈思公司（Xilinx）今天宣布推出正式版（Public Access Release）SDSoC開發(fā)環(huán)境，將Zynq SoC和MPSoC用戶擴(kuò)展至廣泛的系統(tǒng)和軟件工程師社群。SDSoC開發(fā)環(huán)境是賽靈思SDx軟件定義開發(fā)環(huán)境系列成員之一，...
Altera與ZMDI簽署協(xié)議，意在進(jìn)一步提高Altera FPGA和SoC的功效
Altera公司今天宣布，與德國模擬和混合信號半導(dǎo)體公司ZMDI （Zentrum Mikroelektronik Dresden AG）簽署了許可協(xié)議。Altera將采用ZMDI的世界級數(shù)字電源管理技術(shù)，在Enpirion PowerSoC器件中集成高級多模式數(shù)...
賽靈思推出高級設(shè)計工具，能大幅簡化無線電算法的設(shè)計生產(chǎn)力
賽靈思推出業(yè)界領(lǐng)先的高級設(shè)計工具System Generator for DSP 2015.3版，該工具可讓系統(tǒng)工程師運(yùn)用賽靈思All Programmable器件設(shè)計高性能的DSP系統(tǒng)。借助新的System Generator，算法開發(fā)人員可在其熟悉的M...
TI推出的TMS320C665x系列，可以混合使用單核或多核DSP
TI推出的TMS320C665x系列，采用KeyStone 架構(gòu)，使用靈活，可以混合使用單核或多核 DSP（定點(diǎn)和浮點(diǎn)），可實現(xiàn)有針對性的協(xié)處理和硬件加速以及優(yōu)化的內(nèi)核間/元件間通信。TI稱C665x為“高斯”，由...
美高森美綜合設(shè)計軟件工具最新版本Libero SoC Version 11.6，主要用于FPGA產(chǎn)品開發(fā)
美高森美公司（Microsemi） 宣布發(fā)布用于其最新現(xiàn)場可編程門陣列（FPGA）產(chǎn)品開發(fā)的綜合設(shè)計軟件工具的最新版本Libero SoC Version 11.6。除了新增針對用于航空航天市場高速信號處理的耐輻射FPG...
Quartus Prime設(shè)計軟件發(fā)布，標(biāo)志新一代可編程邏輯器件設(shè)計效能時代來臨
Altera公司發(fā)布Quartus Prime設(shè)計軟件，標(biāo)志著新一代可編程邏輯器件設(shè)計效能新時代的來臨。Altera新的軟件環(huán)境構(gòu)建在公司成熟可靠而且用戶友好的Quartus II軟件基礎(chǔ)上，采用了新的高效能Spectra-...
業(yè)界首款集成了HBM2 DRAM以及FPGA和SoC的異構(gòu)SiP器件公開
Altera公司（Nasdaq： ALTR）今天公開業(yè)界第一款異構(gòu)系統(tǒng)級封裝（SiP，System-in-Package）器件，集成了來自SK Hynix的堆疊寬帶存儲器（HBM2）以及高性能Stratix 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器...
蘋果新目標(biāo)，用于未來產(chǎn)品的傳感器和傳感器系統(tǒng)的ASIC
當(dāng)時AirPods發(fā)布的時候，有分析師斷言這或是無線耳機(jī)發(fā)展史上的一個里程碑。根據(jù) Linley Group 分析師 Mike Demler 介紹，蘋果 AirPods 耳機(jī)中包含了很多驚人的技術(shù)！雖然市場上有很多無線耳機(jī)，但...
FPGA設(shè)計所需相關(guān)硬件技能
1 具備自己設(shè)計高速數(shù)字電路板（PCB）的能力并且掌握DSP的基礎(chǔ)理論 現(xiàn)在的電子產(chǎn)品系統(tǒng)越來越復(fù)雜，速度越來越快，而使用的FPGA則功能全、資源強(qiáng)大、速度快。...
賽靈思推出Spartan-7 FPGA系列密集型器件，能夠快速集成和實現(xiàn)
賽靈思公司為成本敏感型應(yīng)用推出靈活的 I/O 密集型器件——Spartan-7 FPGA系列。該新型系列器件可滿足汽車、消費(fèi)類電子、工業(yè)物聯(lián)網(wǎng)、數(shù)據(jù)中心、有線/無線通信和便攜式醫(yī)療解決方案等多種不...
Altera功能安全鎖步解決方案采用了FPGA、SoC，認(rèn)證工具流程
Altera公司開始提供面向Nios II嵌入式處理器的Altera功能安全鎖步解決方案，這一解決方案降低了設(shè)計周期風(fēng)險，幫助系統(tǒng)設(shè)計人員簡化工業(yè)和汽車安全應(yīng)用的認(rèn)證。Altera與意大利比薩的功能安全...
自動駕駛芯片,cpu與asic的未來發(fā)展
GPU適用于單一指令的并行計算，而FPGA與之相反，適用于多指令，單數(shù)據(jù)流，常用于云端的“訓(xùn)練”階段。 此外與GPU對比，F(xiàn)PGA沒有存取功能，因此速度更快，功耗低，但同時運(yùn)算量不大。結(jié)合...
賽靈思推出Vivado設(shè)計套件HLx版本，助力SoC和FPGA以及打造可復(fù)用的平臺
賽靈思公司推出 Vivado 設(shè)計套件 HLx 版本，為All Programmable SoC 和 FPGA以及打造可復(fù)用的平臺提供了全新超高生產(chǎn)力設(shè)計方法。新版 HLx 包括 HL 系統(tǒng)版本、HL 設(shè)計版本和 HL WebPACK 版本。所有 HLx 版本...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
