可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
適用于機(jī)器視覺系統(tǒng)的高分辨率、高速 CMOS 圖像傳感器實(shí)現(xiàn)批量生產(chǎn)
全球領(lǐng)先的高性能傳感器解決方案供應(yīng)商艾邁斯半導(dǎo)體（ams AG，瑞士股票交易所股票代碼：AMS）宣布其適用于高端機(jī)器視覺應(yīng)用的 48M高速全局快門 CMOS 圖像傳感器 CMV50000 已實(shí)現(xiàn)批量生產(chǎn)。這款...
2018-06-13 標(biāo)簽：傳感器圖像傳感器機(jī)器視覺傳感器圖像傳感器機(jī)器視覺艾邁斯半導(dǎo)體 9176
Web Installer提供的各種特性及設(shè)計(jì)方法
你有沒有注意到在Netflix流媒體視頻播放時(shí)，有時(shí)候視頻模糊，然后很快恢復(fù)到高質(zhì)量？ 你知道Netflix在這幾秒之間做了什么嗎？...
補(bǔ)充: FPGA產(chǎn)生基于LFSR的偽隨機(jī)數(shù)
大家好，又到了每日學(xué)習(xí)的時(shí)間了，上一篇《薦讀：基于FPGA 的CRC校驗(yàn)碼生成器》文中，提到了要實(shí)現(xiàn)這一過程，仍然需要LFSR電路，參看《FPGA產(chǎn)生基于LFSR的偽隨機(jī)數(shù)》中關(guān)于該電路特性的介紹...
2018-06-13 標(biāo)簽：FPGA 8296
FPGA學(xué)習(xí)系列：16. rom控制器設(shè)計(jì)
設(shè)計(jì)背景： ROM是只讀存儲(chǔ)器(Read-Only Memory)的簡稱，是一種只能讀出事先所存數(shù)據(jù)的固態(tài)半導(dǎo)體存儲(chǔ)器。其特性是一旦儲(chǔ)存資料就無法再將之改變或刪除。通常用在不需經(jīng)常變更資料的電子或電...
2018-06-13 標(biāo)簽：FPGA 6121
FPGA學(xué)習(xí)系列：15. 呼吸燈（pwm）設(shè)計(jì)
設(shè)計(jì)背景： 呼吸燈 廣泛應(yīng)用于手機(jī)之上，并成為各大品牌新款手機(jī)的賣點(diǎn)之一。如果手機(jī)里面有未處理的通知，比如說未接來電，未查收的短信等等， 呼吸燈 就會(huì)在控制之下完成由亮到暗的...
2018-06-13 標(biāo)簽：FPGA 22341
FPGA學(xué)習(xí)系列：14. 鎖相環(huán)pll設(shè)計(jì)
設(shè)計(jì)背景： 在我們設(shè)計(jì)工程中我們會(huì)用到100M，500M等時(shí)鐘，如果我們的晶振達(dá)不到我們就需要倍頻，再上一個(gè)文檔中我們了解到了分頻，可是倍頻我們改怎么做了，這里我們就用了altera的IP核鎖...
FPGA學(xué)習(xí)系列：13. 任意分頻器設(shè)計(jì)
設(shè)計(jì)背景： 分頻在 fpga的設(shè)計(jì)中一直都擔(dān)任著很重要的角色，而說到分頻，我相信很多人都已經(jīng)想到了利用計(jì)算器來計(jì)算達(dá)到想要的時(shí)鐘頻率，但問題是僅僅利用計(jì)數(shù)器來分頻，只可以實(shí)現(xiàn)偶數(shù)...
2018-06-13 標(biāo)簽：FPGA 13777
可編程邏輯器件改變數(shù)字系統(tǒng)設(shè)計(jì)方法
可編程邏輯器件PLD（Programmable Logic De-vice）是一種數(shù)字電路，它可以由用戶來進(jìn)行編程和進(jìn)行配置，利用它可以解決不同的邏輯設(shè)計(jì)問題。PLD由基本邏輯門電路、觸發(fā)器以及內(nèi)部連接電路構(gòu)成，...
2018-06-13 標(biāo)簽：PLD可編程邏輯PLD可編程邏輯數(shù)字系統(tǒng)設(shè)計(jì) 2060
機(jī)器視覺和智能圖像處理技術(shù)之間的關(guān)系
機(jī)器視覺（Machine Vision）是人工智能領(lǐng)域中發(fā)展迅速的一個(gè)重要分支，目前正處于不斷突破、走向成熟的階段。一般認(rèn)為機(jī)器視覺“是通過光學(xué)裝置和非接觸傳感器自動(dòng)地接受和處理一個(gè)真實(shí)場...
FPGA學(xué)習(xí)系列：12. 邊沿檢測設(shè)計(jì)
設(shè)計(jì)背景： 在我們工程設(shè)計(jì)中，有時(shí)會(huì)需要到上升沿和下降沿這么一個(gè)說法，通過上升沿和下降沿來驅(qū)動(dòng)一個(gè)電路，那么學(xué)習(xí)邊沿檢測就非常的重要了。 設(shè)計(jì)原理 : 在學(xué)習(xí)邊沿檢測前我們先學(xué)...
2018-06-13 標(biāo)簽：FPGA 6323
薦讀：基于FPGA 的CRC校驗(yàn)碼生成器
大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊基于FPGA 的CRC校驗(yàn)碼生成器。下面咱們就來具體看看，歡迎大家一起交流學(xué)習(xí)。 1.概述 CRC即Cyclic Redundancy Check，循環(huán)冗余校驗(yàn)，是一種數(shù)字...
2018-06-13 標(biāo)簽：FPGA 7286
一種基于CPLD的可編程頻率電壓變換電路介紹
電氣自動(dòng)化和過程自動(dòng)化及自動(dòng)檢測領(lǐng)域常常用到頻率電壓變換器F／V，需要將頻率信號轉(zhuǎn)換為電壓信號。F／V變換器的實(shí)現(xiàn)方法一般有3種：一是基于專用F／V轉(zhuǎn)換芯片（如LM331），二是基于模擬...
這種可編程衰減器最高可支持8×8輸入輸出的矩陣結(jié)構(gòu)
可編程衰減器位于基站和終端之間，通過對射頻信號的衰減控制，實(shí)現(xiàn)對無線信號的模擬，從而實(shí)現(xiàn)對測試場景的模擬?？删幊趟p器提供多個(gè)數(shù)控接口，從小到大可以構(gòu)建各個(gè)層次的測試網(wǎng)絡(luò)...
利用FPGA的可編程性和Java平臺(tái)良好的移植性的嵌入式系統(tǒng)平臺(tái)
傳統(tǒng)的嵌入式系統(tǒng)設(shè)計(jì)的主要目標(biāo)是找到一種優(yōu)化的體系結(jié)構(gòu)來完成單一的，特定的功能。對這樣的系統(tǒng)來說，ASIC和核心處理器是作為特別的構(gòu)件模塊加以考慮 的：設(shè)計(jì)者根據(jù)應(yīng)用的要求選擇...
用FPGA來實(shí)現(xiàn)控制電阻的提供的設(shè)計(jì)過程
本文介紹了用FPGA來實(shí)現(xiàn)控制電阻的提供，用軟件的方式來設(shè)計(jì)硬件，設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真，同時(shí)整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低，可靠性高，又因?yàn)槠鋬?nèi)部有...
基于CPLD的可編程高精度CCD信號發(fā)生器的設(shè)計(jì)方案
CCD (Charge Coupled Devices)電荷藕合器件是20世紀(jì)70年代初發(fā)展起來的新型半導(dǎo)體 器件。目前CCD作為光電傳感器由于其具有體積小、重量輕、功耗小、工作電壓低和抗燒毀 等優(yōu)點(diǎn)以及在分辨率、動(dòng)態(tài)...
如何在SDK系統(tǒng)中添加新的目標(biāo)配置
賽靈思SDK允許您使用遠(yuǎn)程主機(jī)中的賽靈思硬件服務(wù)器來調(diào)試遠(yuǎn)程目標(biāo)設(shè)備........
怎樣通過Altera 的設(shè)計(jì)商店找到并使用實(shí)例設(shè)計(jì) (第一部分)
怎樣通過Altera 的設(shè)計(jì)商店找到并使用實(shí)例設(shè)計(jì) (第一部分)...
2018-06-11 標(biāo)簽： 2852
SDI II動(dòng)態(tài)TX時(shí)鐘切換
SDI II動(dòng)態(tài)TX時(shí)鐘切換功能實(shí)現(xiàn)和硬件驗(yàn)證...
Arria10自動(dòng)生成預(yù)定義的signaltap II文件
為Arria10自動(dòng)生成預(yù)定義的signaltap II文件...
簡述使用QII狀態(tài)機(jī)向?qū)绾蝿?chuàng)建一個(gè)狀態(tài)機(jī)
如何使用QII狀態(tài)機(jī)向?qū)?chuàng)建一個(gè)狀態(tài)機(jī)...
2018-06-20 標(biāo)簽：Altera狀態(tài)機(jī)AlteraQII狀態(tài)機(jī) 5127
系統(tǒng)內(nèi)存編輯器
In-System Memory Content Editor...
介紹如何在 Altera PHYLite IP 中創(chuàng)建已校準(zhǔn)I/O終端
如何在 Altera PHYLite IP 中創(chuàng)建已校準(zhǔn)終端 I/O...
在Arria 10 PCI Express中更改串行和PIPE仿真的方法
如何在Arria 10 PCI Express (PCIe)中更改串行(Serial)和PIPE仿真...
在設(shè)計(jì)商店中找到MAX 10產(chǎn)品系列的參考設(shè)計(jì)的操作
通過我們的設(shè)計(jì)商店找到MAX 10產(chǎn)品系列的參考設(shè)計(jì)...
通過Quartus軟件生成PowerPlay早期功耗估算的參數(shù)
利用Quartus軟件自動(dòng)生成PowerPlay早期功耗估算的參數(shù)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
