可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
狀態(tài)機和組合邏輯的冒險競爭淺析
有限狀態(tài)機（Finite State Machine， FSM），根據(jù)狀態(tài)機的輸出是否與輸入有關(guān)，可分為Moore型狀態(tài)機和Mealy型狀態(tài)機。Moore型狀態(tài)機輸出僅僅與現(xiàn)態(tài)有關(guān)和Mealy型狀態(tài)機不僅與現(xiàn)態(tài)有關(guān)，也與輸入有關(guān)...
FPGA約束的詳細介紹
介紹FPGA約束原理，理解約束的目的為設(shè)計服務(wù)，是為了保證設(shè)計滿足時序要求，指導(dǎo)FPGA工具進行綜合和實現(xiàn)，約束是Vivado等工具努力實現(xiàn)的目標。所以首先要設(shè)計合理，才可能滿足約束，約束...
面向數(shù)據(jù)包處理的Xilinx智能解決方案
在開放式協(xié)作服務(wù)爆炸性增長以及移動和社交網(wǎng)絡(luò)不斷發(fā)展的推動下，結(jié)合智能設(shè)備的普及以及不同服務(wù)供應(yīng)商和企業(yè)領(lǐng)域內(nèi)體驗質(zhì)量 (QoE) 需求一致化的大趨勢，動態(tài)托管數(shù)據(jù)包處理的需求正...
Xilinx FPGA對數(shù)字信號處理的性能
Xilinx FPGA 可提供卓越的數(shù)字信號處理 (DSP) 性能，能夠滿足音頻處理、接口、壓縮、嵌入和轉(zhuǎn)換等方面的需求。FPGA 架構(gòu)所具有的內(nèi)在并行性意味著音頻的許多通道都可以使用極其高效的資源合并...
簡談FPGA學(xué)習(xí)中亞穩(wěn)態(tài)現(xiàn)象
大家好，又到了每日學(xué)習(xí)的時間了，今天我們來聊一聊FPGA學(xué)習(xí)中，亞穩(wěn)態(tài)現(xiàn)象。 說起亞穩(wěn)態(tài)，首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象：信號在無關(guān)信號或者異步時鐘域之間傳輸時...
2018-06-22 標簽： 4097
動態(tài)時鐘停止重啟太快，可通過編程LPDDR2控制器解決
在沒有內(nèi)存事務(wù)處理執(zhí)行以及如果接收到內(nèi)存請求重啟時鐘時，用戶可通過編程 LPDDR2 控制器來停止 DRAM 時鐘。...
FPGA中的冒險現(xiàn)象和如何處理毛刺
通過改變設(shè)計，破壞毛刺產(chǎn)生的條件，來減少毛刺的發(fā)生。例如，在數(shù)字電路設(shè)計中，常常采用格雷碼計數(shù)器取代普通的二進制計數(shù)器，這是因為格雷碼計數(shù)器的輸出每次只有一位跳變，消除了...
FPGA資源怎么平民化？阿里云的新改造
FPGA （現(xiàn)場可編程門陣列）由于其硬件并行加速能力和可編程特性，在傳統(tǒng)通信領(lǐng)域和IC設(shè)計領(lǐng)域大放異彩。一路走來，F(xiàn)PGA并非一個新興的硬件器件，由于其開發(fā)門檻過高，硬件加速算法的發(fā)布...
“芯隨Ultravision動” RIGOL UltraVision II平臺面面觀
上次談到MSO/DS7000系列示波器的內(nèi)涵除了強大的芯片組”鳳凰座”以外，還得益于其革新性的UltraVision II技術(shù)平臺。那么UltraVision II技術(shù)平臺到底有哪些優(yōu)勢？...
RIGOL“鳳凰座”ASIC芯片組的前世今生
ASIC（Application Specific Integrated Circuits），或稱專用芯片，是針對專門應(yīng)用而設(shè)計的集成電路，與之相對的是通用芯片，例如運算放大器等。專用芯片通常具有性能高，可靠性高，體積小，功耗低...
全局快門圖像傳感技術(shù)滿足動態(tài)視覺市場不斷演變的需求
鑒于它們的操作性質(zhì)，基于卷簾快門的傳統(tǒng)設(shè)計可能難以達到所需的圖像質(zhì)量。與此同時，全局快門設(shè)計則能夠捕捉高質(zhì)量圖像，而無任何拖尾、彎曲或偽影。...
2018-06-21 標簽：安森美半導(dǎo)體圖像傳感安森美半導(dǎo)體 5023
基于FPGA的異步FIFO的實現(xiàn)
大家好，又到了每日學(xué)習(xí)的時間了，今天我們來聊一聊基于FPGA的異步FIFO的實現(xiàn)。 一、FIFO簡介 FIFO是英文First In First Out 的縮寫，是一種先進先出的數(shù)據(jù)緩存器，它與普通存儲器的區(qū)別是沒有外...
2018-06-21 標簽：FPGA 7386
關(guān)于FFT硬件實現(xiàn)，設(shè)計中RAM輸出端為何沒有使用REG
以2048點為例，根據(jù)理論值計算，計算一次2048點的IFFT的時間應(yīng)為130us。在采用流水線的方式下，實部計算和虛部計算均采用兩塊RAM實現(xiàn)流水線。...
FPGA學(xué)習(xí)系列：21. 自動售貨機的設(shè)計
設(shè)計背景： 我們從開始學(xué)習(xí) FPGA。到現(xiàn)在也慢慢的學(xué)到了血多的東西，那么我們就應(yīng)該慢慢的去學(xué)習(xí)深一點的東西，我就給大家分享一個自動售貨機的簡單歷程，幫助大家理解和學(xué)習(xí)我們的FP...
2018-06-20 標簽：FPGA 12231
基于單片機對FPGA進行編程配置
本文實現(xiàn)了基于遺傳算法的硬件演化過程。通過Mcu隨機產(chǎn)生種群，選擇好的基因進行交叉變異產(chǎn)生后代，然后將合適的基因通過 測試 找到最佳重構(gòu)方案。選擇最佳方案應(yīng)用于硬件，實現(xiàn)自我修...
FPGA學(xué)習(xí)系列：20. ram控制器的設(shè)計（調(diào)用IP核）
設(shè)計背景： 隨機存取存儲器 (random access memory，RAM)又稱作隨機存儲器，是與CPU直接交換數(shù)據(jù)的內(nèi)部存儲器，也叫主存(內(nèi)存)。它可以隨時讀寫，而且速度很快，通常作為操作系統(tǒng)或其他正在運行...
2018-06-18 標簽：FPGA 9055
FPGA學(xué)習(xí)系列：19. rom到數(shù)碼管顯示設(shè)計
設(shè)計背景： rom是讀寫的的靜態(tài)存儲單元，在我們的設(shè)計中我們會經(jīng)常用到，數(shù)碼管模塊同樣的大大小小的設(shè)計還是工程應(yīng)用中都有這至關(guān)重要的作用。 設(shè)計原理 : 前幾節(jié)我們學(xué)習(xí)了 rom存儲器的...
FPGA學(xué)習(xí)系列：18. 數(shù)碼管的設(shè)計
設(shè)計背景： 數(shù)碼管是一種半導(dǎo)體發(fā)光 器件 ，其基本單元是發(fā)光二極管。 數(shù)碼管在我們的許多設(shè)計中都又用到，數(shù)碼管的顯示原理簡單和顯示效果清晰在我們的工業(yè)中的到了廣泛的應(yīng)用。 數(shù)碼...
基于ROM的任意波形發(fā)生器（DDS）
設(shè)計背景： DDS（Direct Digital Synthesizer）直接數(shù)字式頻率合成器，是一種新型頻率合成技術(shù)，具有低成本、低功耗、高分辨率、相對帶寬大和頻率轉(zhuǎn)換時間短等優(yōu)點。較容易實現(xiàn)頻率、相位以及幅...
簡談FPGA的上電復(fù)位
大家好，博主最近有事忙了幾天，沒有更新，今天正式回來了。那么又到了每日學(xué)習(xí)的時間了，今天咱們來聊一聊 簡談FPGA的上電復(fù)位，歡迎大家一起交流學(xué)習(xí)。 在基于verilog的FPGA設(shè)計中，我們...
基于FPGA的PCIe設(shè)備如何才能滿足PCIe設(shè)備的啟動時間的要求？
根據(jù)PCIe的協(xié)議，當設(shè)備啟動后，PCIe設(shè)備必須滿足啟動時間的要求，即上電后100ms內(nèi)，完成PCIe設(shè)備的初始化。如果不能滿足PCIe設(shè)備啟動時間的要求，則lspci可能無法檢測到基于FPGA的PCIe設(shè)備，需...
可擴展處理平臺Zynq的啟動過程
BootROM在POR復(fù)位后經(jīng)過硬件啟動后自動運行，也可在非POR復(fù)位后直接運行（不經(jīng)過硬件啟動），其內(nèi)容固化在內(nèi)部ROM中，不能修改，主要初始化MMU和一些系統(tǒng)資源（以使其滿足BootROM執(zhí)行的要求）...
如何避免升級失敗而使FPGA變磚呢？
如果升級過程中出現(xiàn)意外情況，F(xiàn)LASH里面原有的固件被破壞，那么FPGA能夠從備份固件區(qū)啟動配置，即FLASH里要有另外一份沒有問題的固件備份，且FPGA可以自動跳轉(zhuǎn)到這個固件區(qū)讀取固件。...
可編程在輔助駕駛系統(tǒng)中的應(yīng)用
通過消除繁瑣的駕駛動作，輔助駕駛還可提供更高的舒適水平。例如，傳統(tǒng)的巡航控制允許司機設(shè)定一個固定的行駛速度，同時在需要時可手動控制。而現(xiàn)在的汽車則提供自動巡航控制（ACC）功...
Xilinx的7系列FPGA高速收發(fā)器：TX發(fā)送端的介紹
每一個收發(fā)器擁有一個獨立的發(fā)送端，發(fā)送端有PMA（Physical Media Attachment，物理媒介適配層）和PCS（Physical Coding Sublayer，物理編碼子層）組成，其中PMA子層包含高速串并轉(zhuǎn)換（Serdes）、預(yù)/后加重...
PCB設(shè)計過程中需要考慮的因素
千兆位級串行I/O技術(shù)有著極其出色的優(yōu)越性能，但這些優(yōu)越的性能是需要條件來保證的，即優(yōu)秀的信號完整性。例如，有個供應(yīng)商報告說，他們第一次試圖將高速、千兆位級串行設(shè)計用于某種特...
FPGA和ASIC之間界限正在模糊，F(xiàn)PGA為未來的ASIC提供設(shè)計架構(gòu)
該系列器件現(xiàn)在包括從基本的可編程邏輯一直到復(fù)雜的SoC。在各種應(yīng)用領(lǐng)域（包括汽車，AI，企業(yè)網(wǎng)絡(luò)，航空航天，國防和工業(yè)自動化等）中，F(xiàn)PGA可以使芯片制造商以在必要時可以更新的方式來...
你一定想知道FPGA的那些事...
作者：張澤小腳丫STEP 導(dǎo)讀：FPGA（Field Programmable Gate Array）譯作中文為：現(xiàn)場可編程門陣列，也就是設(shè)計者可以在現(xiàn)場對可定制的數(shù)字邏輯進行編程的集成電路。在本文之中，我將以最簡單的方...
2018-06-14 標簽：FPGAFPGA設(shè)計AlteraLattice 7354
一個SDSoC設(shè)計開發(fā)流程需要哪些步驟呢？
SDSoC將自動執(zhí)行那些通過PL（可編程邏輯）加速的功能，其他功能保留在PS（處理器系統(tǒng)）中。SDSoC也將自動生成軟/硬件之間的連接和DataMover邏輯以連接PL和PS中的功能。如果最終的結(jié)果未達到設(shè)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
