可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開(kāi)發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA的CPS-SPWM脈沖生成方法
CPS-SPWM技術(shù)由于具有等效開(kāi)關(guān)頻率高、輸出電壓諧波含量小、信號(hào)傳輸帶寬較寬及控制方法簡(jiǎn)單等優(yōu)良特性而被廣泛應(yīng)用在級(jí)聯(lián)H橋多電平變流器中。較典型的SPWM實(shí)現(xiàn)方法主要分為兩類(lèi)：自然采...
基于FPGA的嵌入式SoC數(shù)字顯示系統(tǒng)
系統(tǒng)級(jí)芯片(SoC)解決方案被譽(yù)為半導(dǎo)體業(yè)最重要的發(fā)展之一，目前，從數(shù)字手機(jī)和數(shù)字電視等消費(fèi)類(lèi)電子產(chǎn)品到高端通信LAN/WAN設(shè)備中，這一器件隨處可見(jiàn)。過(guò)去，為了創(chuàng)建此類(lèi)嵌入式系統(tǒng)，設(shè)計(jì)...
基于FPGA的雙通道的頻譜及其在調(diào)節(jié)磁共振譜儀中的應(yīng)用方案詳解
核磁共振（Nuclear Magnetic Resonance，NMR）自從1946年首次觀測(cè)以來(lái)已經(jīng)成功地應(yīng)用到物理、化學(xué)、生物和醫(yī)學(xué)等諸多領(lǐng)域。與此同時(shí)，核磁共振儀器技術(shù)也得到了不斷的發(fā)展，其中核磁共振譜儀被...
一種基于FPGA的通用位元電路設(shè)計(jì)全面解析
FPGA （Field Programmable Gate Array）， 即現(xiàn)場(chǎng)可編程邏輯門(mén)陣列，是當(dāng)今集成電路半定制設(shè)計(jì)中的重要組成部分，具有結(jié)構(gòu)靈活，功能完善，集成度高，設(shè)計(jì)周期短的特點(diǎn)，受到了越來(lái)越多的用戶的...
2018-07-13 標(biāo)簽：FPGA 879
關(guān)于以FPGA為核心，DDS為原理的數(shù)控信號(hào)源的方案設(shè)計(jì)詳解
信號(hào)源輸出信號(hào)可作為標(biāo)準(zhǔn)信號(hào)和用戶自定義信號(hào)而成為電氣電子各領(lǐng)域，如自動(dòng)控制、通信電子、電子對(duì)抗、航空航天等，以及科研測(cè)試中必不可少的電子測(cè)量和計(jì)量設(shè)備。隨著科學(xué)技術(shù)的...
關(guān)于Xilinx公司出品的Spartan6系列FPGA的MultiBoot設(shè)計(jì)方案詳解
Xilinx公司出品的Spartan6系列FPGA所具有的MultiBoot特性，允許用戶在不掉電重啟的情況下，根據(jù)不同時(shí)刻的需求，有選擇地從存儲(chǔ)于Flash中的多個(gè)配置文件中加載其中的一個(gè)，對(duì)FPCA在系統(tǒng)重配置，...
以FPGA為核心的機(jī)器視覺(jué)系統(tǒng)設(shè)計(jì)方案詳解
機(jī)器視覺(jué)就是用機(jī)器代替人眼來(lái)做測(cè)量和判斷。機(jī)器視覺(jué)作為人類(lèi)視覺(jué)與大腦的延伸，是衡量現(xiàn)代工業(yè)自動(dòng)化程度的標(biāo)志之一。近年來(lái)，隨著計(jì)算機(jī)技術(shù)尤其是多媒體技術(shù)和數(shù)字圖像處理及分...
2018-07-13 標(biāo)簽：FPGA視覺(jué)系統(tǒng) 8017
以FPGA為核心的數(shù)字通信信號(hào)2FSK的調(diào)制解調(diào)技術(shù)及其實(shí)現(xiàn)方案詳解
隨著通信理論和計(jì)算機(jī)技術(shù)的發(fā)展，現(xiàn)代通信系統(tǒng)中常用的是數(shù)字調(diào)制技術(shù)，數(shù)字信號(hào)的調(diào)制、解調(diào)和識(shí)別是高科技術(shù)的發(fā)展趨勢(shì)。調(diào)制解調(diào)技術(shù)是現(xiàn)代通信中一項(xiàng)關(guān)鍵的技術(shù)，解調(diào)效果的好...
mcu電路設(shè)計(jì)中常見(jiàn)的10大問(wèn)題！
一、單片機(jī)上拉電阻的選擇大家可以看到復(fù)位電路中電阻R1=10k時(shí)RST是高電平 ，而當(dāng)R1=50時(shí)RST為低...
2017-11-24 標(biāo)簽：mcu電路設(shè)計(jì) 18393
怎么在FPGA或ASIC系統(tǒng)中實(shí)現(xiàn)高效高速USB 2.0接口？
通用串行總線已經(jīng)很普遍了，這是由于其使用簡(jiǎn)單，隨插即用，并具有魯棒性的優(yōu)點(diǎn)。USB已經(jīng)找到了進(jìn)入曾經(jīng)使用串口、并口作為其hoST接口的計(jì)算機(jī)外設(shè)的方式，需要接口到host計(jì)算機(jī)的產(chǎn)品現(xiàn)...
關(guān)于FPGA實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)的分析
FIR(fini te impulse response)濾波器是數(shù)字信號(hào)處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時(shí)具有嚴(yán)格的線性相頻特性，同時(shí)其單位沖激響應(yīng)是有限的，沒(méi)有輸入到輸出的反饋，系統(tǒng)穩(wěn)...
基于Verilog HDL語(yǔ)言設(shè)計(jì)用于數(shù)字通信系統(tǒng)中的HDB3編解碼器
數(shù)字通信系統(tǒng)的某些應(yīng)用可對(duì)基帶信號(hào)不載波調(diào)制而直接傳輸，其中傳輸線路對(duì)碼型的要求如下：信碼中不宜有直流分量，低頻分量應(yīng)盡可能的少，碼型要便于時(shí)鐘信號(hào)提取。根據(jù)這些要求，...
關(guān)于通過(guò)FPGA中VHDL語(yǔ)言實(shí)現(xiàn)ALU的功能設(shè)計(jì)詳解
目前許多FPGA的邏輯資源（LE）都已超過(guò)1萬(wàn)門(mén)，使得片上可編程系統(tǒng)SOPC已經(jīng)成為可能。算術(shù)邏輯單元ALU應(yīng)用廣泛，是片上可編程系統(tǒng)不可或缺的一部分。利用VHDL語(yǔ)言在FPGA芯片上設(shè)計(jì)ALU的研究較...
關(guān)于Avnet Spartan-6 FPGA馬達(dá)控制開(kāi)發(fā)方案的分析和解讀
Avnet公司的FMC模塊是和Xilinx Spartan-6 LX75T FPGA基板一起使用的,具有低引腳數(shù),能直接插入Avnet 或Xilinx的FMC平臺(tái),能驅(qū)動(dòng)步進(jìn)馬達(dá),有刷DC馬達(dá)(BDC),無(wú)刷DC馬達(dá)(BLDC)和永磁同步馬達(dá)(PMSM),集成了TI公司的馬...
用FPGA硬件實(shí)現(xiàn)多路偽隨機(jī)序列應(yīng)用適應(yīng)光學(xué)SPGD控制算法設(shè)計(jì)
隨機(jī)序列是一組滿足特定統(tǒng)計(jì)學(xué)規(guī)律的數(shù)據(jù)，在信號(hào)理論分析中應(yīng)用非常普遍。由于 精確的隨機(jī)序列生成方法較為復(fù)雜，產(chǎn)生的隨機(jī)序列不具有可重復(fù)性等特點(diǎn)，在很多應(yīng)用 場(chǎng)合使用偽隨機(jī)序...
以FPGA技術(shù)為基礎(chǔ)的高速實(shí)時(shí)/回放分級(jí)復(fù)接器技術(shù)方案設(shè)計(jì)詳解
隨著衛(wèi)星通信系統(tǒng)的迅速發(fā)展，空間鏈路能提供的數(shù)據(jù)傳輸速率越來(lái)越高，允許各類(lèi)衛(wèi)星平臺(tái)上能夠應(yīng)用產(chǎn)生大量高速實(shí)時(shí)數(shù)據(jù)的有效載荷。由于各載荷的工作模式，數(shù)據(jù)量，數(shù)據(jù)格式、速率...
2018-07-19 標(biāo)簽：FPGA 1363
基于fpga和cpld低頻/最小邏輯ADC實(shí)現(xiàn)
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電...
以FPGA為基礎(chǔ)的DDS控制電路設(shè)計(jì)方案詳解
頻率合成主要有三種方法：直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法（Direct Digital Frequency Synthesis，一般簡(jiǎn)稱(chēng)DDS）。直接模擬合成法利用倍頻、分頻、混頻及濾波，從單一或幾個(gè)參考頻...
將FPGA應(yīng)用于SCA硬件平臺(tái)的硬件抽象層設(shè)計(jì)方案詳解
軟件無(wú)線電（Software Radio）是指用軟件定義的、能實(shí)現(xiàn)多種功能的無(wú)線電通訊系統(tǒng)，其核心思想是構(gòu)造一個(gè)具有開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，以將各種功能（如工作頻段、調(diào)制解調(diào)...
基于FPGA技術(shù)的抑制增量式光電編碼器輸出干擾時(shí)序脈沖的解決方案淺析
光電編碼器是一種集光、機(jī)、電為一體的轉(zhuǎn)速、位移傳感器，具有精度高、響應(yīng)快、性能穩(wěn)定可靠等顯著的優(yōu)點(diǎn)。在數(shù)控車(chē)床中常用于檢測(cè)主軸系統(tǒng)的轉(zhuǎn)速和角位移，也經(jīng)常在伺服系統(tǒng)中用于...
以軟件無(wú)線電為核心的在FPGA基礎(chǔ)上的DQPSK調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)方案詳解
軟件無(wú)線電提供了一種建立多模式、多頻段、多功能無(wú)線設(shè)備的有效而且經(jīng)濟(jì)的方案，可以通過(guò)軟件升級(jí)實(shí)現(xiàn)功能的提高。軟件無(wú)線電可以使整個(gè)系統(tǒng)采用動(dòng)態(tài)的軟件編程對(duì)設(shè)備特性進(jìn)行重配...
2018-07-14 標(biāo)簽：FPGA無(wú)線電FPGA無(wú)線電調(diào)制解調(diào) 5258
利用FPGA技術(shù)能更方便靈活設(shè)計(jì)出浮點(diǎn)運(yùn)算器
FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）技術(shù)的理論研究和實(shí)際應(yīng)用正越來(lái)越受到人們的重視。FPGA 技術(shù)常常使一些原來(lái)比較難解決的技術(shù)瓶頸得以輕松實(shí)現(xiàn)，從而使產(chǎn)品的開(kāi)發(fā)周期大為縮短，性能價(jià)格比大...
關(guān)于基于FPGA的高效FIR濾波器設(shè)計(jì)分析和應(yīng)用
數(shù)字濾波器在語(yǔ)音與圖像處理、模式識(shí)別、雷達(dá)信號(hào)處理、頻譜分析等應(yīng)用中都具有重要作用。它能避免模擬濾波器所無(wú)法克服的溫漂和噪聲等問(wèn)題， 同時(shí)比模擬濾波器精度高、穩(wěn)定性好、體...
關(guān)于FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)及其緩解措施的分析和介紹
在進(jìn)行FPGA設(shè)計(jì)時(shí)，往往只關(guān)心“0”和“1”兩種狀態(tài)。然而在工程實(shí)踐中，除了“0”、“1”外還有其他狀態(tài)，亞穩(wěn)態(tài)就是其中之一。亞穩(wěn)態(tài)是指觸發(fā)器或鎖存器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一...
2019-10-06 標(biāo)簽：濾波器FPGA設(shè)計(jì)同步器 1858
基于IP 的語(yǔ)音通信方案設(shè)計(jì)與實(shí)現(xiàn)
無(wú)線電對(duì)講機(jī)做為最早被人類(lèi)使用的無(wú)線移動(dòng)通信設(shè)備，早在20 世紀(jì)30 年代就開(kāi)始得到應(yīng)用。在經(jīng)過(guò)幾十年的發(fā)展后對(duì)講機(jī)的應(yīng)用已十分普遍，已從專(zhuān)業(yè)化領(lǐng)域走向普通消費(fèi)，從軍用擴(kuò)展到民...
以DSP和FPGA為基礎(chǔ)的的通用紅外焦平面成像系統(tǒng)設(shè)計(jì)詳解
由于探測(cè)器本身固有的特性和惡劣外界環(huán)境成像條件，紅外熱圖像普遍存在目標(biāo)與背景對(duì)比度較差、圖像邊緣模糊、噪聲較大等缺點(diǎn)。對(duì)成像質(zhì)量差的紅外圖像進(jìn)行增強(qiáng)并進(jìn)一步進(jìn)行目標(biāo)識(shí)別...
2018-07-16 標(biāo)簽：dspFPGA成像系統(tǒng) 2186
關(guān)于基于FPGA的高速實(shí)時(shí)數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的介紹和分析
在傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)中,A /D的控制和數(shù)據(jù)的轉(zhuǎn)存均通過(guò)CPU或者M(jìn)CU來(lái)完成。在這種方式下,將A /D轉(zhuǎn)換的結(jié)果讀入,然后再轉(zhuǎn)存到片外的存儲(chǔ)器中,這一過(guò)程至少需要4個(gè)機(jī)器周期。即使對(duì)于ARM芯核的...
2019-10-06 標(biāo)簽：FPGA存儲(chǔ)系統(tǒng)數(shù)字信號(hào) 1858
關(guān)于基于FPGA的卷積編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)分析
卷積碼是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一種有效譯碼方法，即序列譯碼。Massey在1963年提出了一種性能稍差，但比較實(shí)用的門(mén)限譯碼方法，由于這一實(shí)用性進(jìn)展使卷積碼從...
基于FPGA和MCU的測(cè)量系統(tǒng)，可自動(dòng)測(cè)量RLC的多項(xiàng)基本參數(shù)
為了方便用戶準(zhǔn)確掌握手中RLC（電阻電容電感）的各項(xiàng)參數(shù)，筆者提供了一種采用FPGA和MCU的測(cè)量系統(tǒng)，可自動(dòng)測(cè)量RLC的多項(xiàng)基本參數(shù)，系統(tǒng)以液晶屏顯示測(cè)量結(jié)果，并可根據(jù)需要打印測(cè)量的結(jié)...
2018-07-16 標(biāo)簽：FPGAmcu測(cè)量系統(tǒng) 1771
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
