可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開(kāi)發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA的1553B總線接口設(shè)計(jì)與驗(yàn)證
為降低成本，提高設(shè)計(jì)靈活性，提出一種基于FPGA的1553B總線接口方案；采用自頂向下的設(shè)計(jì)方法，在分析1553B總線接口工作原理和響應(yīng)流程的基礎(chǔ)上，完成了接口方案各FPGA功能模塊設(shè)計(jì)；對(duì)關(guān)鍵...
優(yōu)化基于FPGA的深度卷積神經(jīng)網(wǎng)絡(luò)的加速器設(shè)計(jì)
CNN已經(jīng)廣泛用于圖像識(shí)別，因?yàn)樗苣７律镆曈X(jué)神經(jīng)的行為獲得很高識(shí)別準(zhǔn)確率。最近，基于深度學(xué)習(xí)算法的現(xiàn)代應(yīng)用高速增長(zhǎng)進(jìn)一步改善了研究和實(shí)現(xiàn)。特別地，多種基于FPGA平臺(tái)的深度C...
FreeRTOS軟件定時(shí)器編程教程
軟件定時(shí)器本質(zhì)上是一個(gè)周期性的任務(wù)或單次執(zhí)行任務(wù)。...
機(jī)器視覺(jué)LED光源的選擇技巧及其性能優(yōu)勢(shì)分析
機(jī)器視覺(jué)系統(tǒng)使用的光源主要有三種：高頻熒光燈、光纖鹵素?zé)簟ED照明。光源的選擇是為了將被測(cè)物體與背景盡量明顯分別，獲得高品質(zhì)、高對(duì)比度的圖像。而光源的正確選擇，直接影響系統(tǒng)...
2017-11-17 標(biāo)簽：LED光源 1747
FPGA總線橋接在特種計(jì)算機(jī)中的應(yīng)用設(shè)計(jì)
本文針對(duì)特種計(jì)算機(jī)的多接口、微型化特點(diǎn)，以FPGA 為核心將總線橋接技術(shù)應(yīng)用于特種計(jì)算機(jī)設(shè)計(jì)中，不僅完成計(jì)算機(jī)電源控制功能，而且以一顆主芯片實(shí)現(xiàn)多接口的傳輸應(yīng)用，節(jié)約PCB 布局面積...
基于正交頻分復(fù)用（OFDM）技術(shù)的L-DACS1系統(tǒng)設(shè)計(jì)
本設(shè)計(jì)利用Matlab整定濾波器參數(shù)[3]，并利用Verilog HDL 語(yǔ)言編程，在ISE 開(kāi)發(fā)環(huán)境下構(gòu)建系統(tǒng)模型，用ModelSim 仿真軟件進(jìn)行仿真驗(yàn)證，最后下載到Apex?CPCI?5610通信開(kāi)發(fā)板的V5芯片中，借助示波器和...
2017-11-17 標(biāo)簽：ofdmofdm數(shù)字變頻器 3507
在ZedBoard下SPI接口和ARM處理器端實(shí)現(xiàn)以太網(wǎng)遠(yuǎn)端傳輸?shù)脑O(shè)計(jì)
該文介紹了ZedBoard平臺(tái)下可編程邏輯端SPI接口和ARM處理器端以太網(wǎng)遠(yuǎn)端傳輸?shù)脑O(shè)計(jì)。結(jié)合實(shí)例闡述了可編程邏輯端SPI接口設(shè)計(jì)和Linux下IP驅(qū)動(dòng)生成，以及采用UDP/IP協(xié)議實(shí)現(xiàn)以太網(wǎng)傳輸?shù)募夹g(shù)。實(shí)驗(yàn)...
采用 Zynq SoC 實(shí)現(xiàn) Power-Fingerprinting 網(wǎng)絡(luò)安全性
賽靈思的 Zynq SoC 中采用新穎的“指紋”方法來(lái)保護(hù)工業(yè)物聯(lián)網(wǎng)系(IIoT) 統(tǒng)的安全。 驅(qū)動(dòng)工業(yè)物聯(lián)網(wǎng) (IIoT) 的“任意連接”實(shí)現(xiàn)了超高速增長(zhǎng)，這不僅僅只是連接眾多迥然不同的設(shè)備，這還與跨各...
2017-11-17 標(biāo)簽：Zynq 911
FPGA的可編程COTS NIC對(duì)NFV軟件應(yīng)用性能的優(yōu)化
基于賽靈思 FPGA 的可編程COTS NIC 可將 NFV 軟件應(yīng)用性能提升 50 倍。 向網(wǎng)絡(luò)功能虛擬化 (NFV) 和軟件定義網(wǎng)絡(luò) (SDN) 的轉(zhuǎn)變代表了近 20 年來(lái)最具變革性的架構(gòu)網(wǎng)絡(luò)發(fā)展趨勢(shì)。由于 NFV 和 SDN 承諾系統(tǒng)...
10個(gè)關(guān)于SDN軟件定義網(wǎng)絡(luò)的問(wèn)答
軟件定義網(wǎng)絡(luò)（SDN）是一種為了簡(jiǎn)化配置和維護(hù)而虛擬化網(wǎng)絡(luò)的方式，就像虛擬化服務(wù)器和存儲(chǔ)那樣。其中不同的是SDN做為網(wǎng)絡(luò)解決方案并不像服務(wù)器和存儲(chǔ)的虛擬化那樣完善。雖然如此，SD...
2017-11-17 標(biāo)簽：sdnsdn軟件定義網(wǎng)絡(luò) 1717
python編寫(xiě)腳本方法
對(duì)于具有484個(gè)引腳的芯片，如果手動(dòng)一個(gè)一個(gè)設(shè)置引腳，必然是一場(chǎng)噩夢(mèng)。網(wǎng)上有使用Capture進(jìn)行自動(dòng)導(dǎo)入的帖子，不過(guò)沒(méi)有找到AD方面的帖子。本文使用python，編寫(xiě)腳本，自動(dòng)分配引腳。...
Vivado時(shí)鐘的兩大特性
Vivado時(shí)鐘的兩大特性--時(shí)鐘延遲和時(shí)鐘的不確定性。...
使用NI CompactRIO進(jìn)行結(jié)構(gòu)健康監(jiān)測(cè)
CompactRIO平臺(tái)是一種高級(jí)嵌入式數(shù)據(jù)采集與控制系統(tǒng)，專為需要高性能與高可靠性的應(yīng)用而設(shè)計(jì)。系統(tǒng)基于開(kāi)放的嵌入式體系結(jié)構(gòu)、尺寸小、高度堅(jiān)固、具有網(wǎng)絡(luò)互聯(lián)和豐富的傳感器測(cè)量功能，...
2017-11-17 標(biāo)簽：LabVIEWCompactRIO 2126
基于Zynq壓電陶瓷傳感器的高精度采集系統(tǒng)設(shè)計(jì)
在天文光學(xué)精密測(cè)量中, 納米精度的壓電陶瓷傳感器常作為微位移執(zhí)行器,驅(qū)動(dòng)各種精密位移。為進(jìn)一步提高其采集精度和實(shí)時(shí)性，設(shè)計(jì)了基于Zynq7000雙核ARM處理器的采集系統(tǒng)。在Zynq的PL部分實(shí)現(xiàn)...
使用2×4 MIMO-OFDM系統(tǒng)模型下的K-Best算法設(shè)計(jì)的K-Best檢測(cè)器
基于貝爾實(shí)驗(yàn)室V-BLAST結(jié)構(gòu)構(gòu)建了2×4 MIMO-OFDM系統(tǒng)模型，并確定了該模型下K-Best算法的K值。之后對(duì)K-Best檢測(cè)器進(jìn)行了硬件架構(gòu)設(shè)計(jì)，采用Xilinx Virtex-5芯片對(duì)所設(shè)計(jì)檢測(cè)器加以實(shí)現(xiàn)，并給出檢測(cè)器...
測(cè)量從觸發(fā)開(kāi)始
由于當(dāng)今在消費(fèi)電子、汽車以及航天應(yīng)用中所使用的產(chǎn)品隨著不斷的更新而變得越來(lái)越復(fù)雜，同時(shí)，不斷完善的測(cè)試能力以及不斷縮短的測(cè)試時(shí)間和上市時(shí)間給測(cè)試儀器提出了更多的要求。對(duì)于...
利用Vivado進(jìn)行MicroBlaze處理器應(yīng)用教程
1、在工作流導(dǎo)向面板中的IP Integrator中，點(diǎn)擊Create Block Design。（表示你要開(kāi)始構(gòu)建帶有IP核的框圖了） 2、Add IP，找到MicroBlaze，添加到Block中。 （當(dāng)然，也可以用tcl命令添加IP核：create_bd_cell...
2017-11-17 標(biāo)簽：MicroBlazeVivado 19970
以Xilinx Zynq-7000為例說(shuō)明設(shè)備樹(shù)的運(yùn)用
由于內(nèi)核版本的演變，設(shè)備樹(shù)成了任何使用較高版本linux系統(tǒng)的設(shè)備平臺(tái)所必須文件，然國(guó)內(nèi)相關(guān)技術(shù)文檔嚴(yán)重不足，本文是國(guó)外技術(shù)專欄的翻譯，原文鏈接： 本教程是針對(duì)Xilinx Zynq-7000設(shè)備寫(xiě)...
2017-11-17 標(biāo)簽：XilinxZynqXilinxZynq設(shè)備樹(shù) 9450
對(duì)Vivado多周期路徑約束的詮釋
我們先看看單時(shí)鐘周期的情形，如下圖所示。紅色標(biāo)記為默認(rèn)情況下的建立時(shí)間檢查，藍(lán)色標(biāo)記為默認(rèn)情況下的保持時(shí)間檢查，且注意保持時(shí)間的檢查是以建立時(shí)間的檢查為前提，即總是在建立...
基于FPGA的振動(dòng)信號(hào)采集系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)
針對(duì)機(jī)械設(shè)備運(yùn)行中的振動(dòng)監(jiān)控，設(shè)計(jì)振動(dòng)信號(hào)采集系統(tǒng)，提出了一種基于FPGA的振動(dòng)信號(hào)采集系統(tǒng)的設(shè)計(jì)方案。重點(diǎn)闡述了系統(tǒng)硬件結(jié)構(gòu)組成、信號(hào)調(diào)理電路和數(shù)據(jù)采集模塊的設(shè)計(jì)，同時(shí)對(duì)A...
2017-11-17 標(biāo)簽：傳感器數(shù)模轉(zhuǎn)換串行總線 8754
談JTAG to AXI Master對(duì)于系統(tǒng)的控制和調(diào)試
在一個(gè)SOC系統(tǒng)中，通常會(huì)有CPU，各種總線，以及各種各樣的外設(shè)，接口等模塊，以及運(yùn)行在CPU上的軟件系統(tǒng)（裸跑或者帶操作系統(tǒng)）。這樣的系統(tǒng)，通常調(diào)試起來(lái)都會(huì)比較費(fèi)時(shí)費(fèi)力，不論是對(duì)硬...
2017-11-17 標(biāo)簽：JTAG 6416
在Zynq平臺(tái)運(yùn)行SmallRTOS實(shí)時(shí)操作系統(tǒng)詳細(xì)步驟
SmallRTOS是一個(gè)源代碼開(kāi)放的、易于移植的、面向深度嵌入式應(yīng)用的微內(nèi)核實(shí)時(shí)操作系統(tǒng)，主要應(yīng)用領(lǐng)域?yàn)楣I(yè)控制，智能傳感器開(kāi)發(fā)，智能終端等。...
基于圖像增強(qiáng)的去霧快速算法的FPGA實(shí)現(xiàn)
本文提出了一種使用亮度映射的圖像去霧快速算法。此算法通過(guò)調(diào)整室外多霧場(chǎng)景圖像的對(duì)比度，提高了霧中物體的辨識(shí)度。算法的復(fù)雜度低、處理延遲小，實(shí)時(shí)性高，利于FPGA的實(shí)現(xiàn)。實(shí)現(xiàn)時(shí)...
2017-11-17 標(biāo)簽：FPGA圖像增強(qiáng)FPGA圖像增強(qiáng)快速算法 6012
無(wú)線系統(tǒng)基于SDR快速原型制作平臺(tái)的設(shè)計(jì)步驟
無(wú)線系統(tǒng)的概念與設(shè)計(jì)實(shí)現(xiàn)之間存在巨大的差異。要縮小這種差異通常都要涉及到幾組來(lái)自各領(lǐng)域的工程師團(tuán)隊(duì)（比如RF、SW、DSP、HDL和嵌入式Linux?），并且很多情況下項(xiàng)目在開(kāi)發(fā)的早期階段便...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
