可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA的速度和位置測(cè)量板卡的設(shè)計(jì)與實(shí)現(xiàn)
針對(duì)增量式光電編碼器經(jīng)典速度測(cè)量算法M/T法低速采樣時(shí)間過(guò)長(zhǎng)和位置測(cè)量算法精度不高的問(wèn)題，本文基于定采樣周期M/T法設(shè)計(jì)實(shí)現(xiàn)了速度和位置測(cè)量板卡。采用Xilinx公司的XC3S400 FPGA為核心控制...
SDN網(wǎng)絡(luò)感知服務(wù)與最短路徑的結(jié)構(gòu)和分析以及流量統(tǒng)計(jì)
在一個(gè)真實(shí)的網(wǎng)絡(luò)環(huán)境下，需掌握網(wǎng)絡(luò)的實(shí)時(shí)動(dòng)態(tài)，包括網(wǎng)絡(luò)的資源以及網(wǎng)絡(luò)流量狀況，其中網(wǎng)絡(luò)的信息包括交換機(jī)，端口，主機(jī)的信息，以及基于流的流量統(tǒng)計(jì)信息和基于端口的流量統(tǒng)計(jì)信息...
2017-11-17 標(biāo)簽：網(wǎng)絡(luò)服務(wù)sdn 2760
SoC平臺(tái)設(shè)計(jì)與DSP系統(tǒng)生成器相結(jié)合產(chǎn)生高性能的平臺(tái)連接功能
FPGA 的應(yīng)用不斷拓展，同時(shí)FPGA 設(shè)計(jì)流程也隨之不斷演進(jìn)。我們不再將FPGA 用作簡(jiǎn)單的膠合邏輯，甚至不再作為信號(hào)處理鏈的核心，用以將IP 與專有后端接口集成。相反，F(xiàn)PGA 正在轉(zhuǎn)變?yōu)榭删幊唐?..
掌控頻域的分析變換和其計(jì)算
一般在電子系統(tǒng)中，需要考查的信號(hào)是一個(gè)不斷變化的電壓、電流或頻率。它可以是傳感器的輸出，也可能是系統(tǒng)其他部分生成的輸出。在時(shí)域中，您可以測(cè)量信號(hào)的幅度、頻率和周期，以及信...
使用FPGA優(yōu)化視頻水印操作的OpenCL應(yīng)用
賽靈思SDAccel開發(fā)環(huán)境為內(nèi)存限制問(wèn)題提供優(yōu)化方法.視頻流和下載通常會(huì)耗掉消費(fèi)者絕大部分互聯(lián)網(wǎng)流量，同時(shí)也是云計(jì)算技術(shù)發(fā)展的主要推動(dòng)力。對(duì)視頻流和下載需求的持續(xù)增長(zhǎng)，正在驅(qū)動(dòng)視...
基于SDAccelTM 開發(fā)環(huán)境減少FPGA在應(yīng)用中使用時(shí)造成的障礙
FPGA 一直有望超越CPU 和GPU 實(shí)現(xiàn)方案，擁有更高的算法性能以及更低的功耗范圍。但直到現(xiàn)在因?yàn)榫幊棠Ｊ轿茨苋缭敢詢?。而這一編程模式又是有效利用FPGA 所必須的。SDAccel 支持具備系統(tǒng)內(nèi)即時(shí)...
利用Digilent Spartan-3 優(yōu)秀性能來(lái)實(shí)現(xiàn)Oberon系統(tǒng)
Digilent Spartan-3 開發(fā)板是由于其成本低、操作簡(jiǎn)便，這使其適于教育機(jī)構(gòu)，以獲得整套課堂教學(xué)套件。一個(gè)重大優(yōu)勢(shì)就是該開發(fā)板上有靜態(tài)RAM，使得接口連接非常簡(jiǎn)單直觀（甚至用于字節(jié)選擇）...
2017-11-17 標(biāo)簽：FPGA 1868
基于各種用戶自定義的測(cè)試數(shù)據(jù)序列來(lái)評(píng)估RF-DAC多頻帶發(fā)射器線性性能
在原型設(shè)計(jì)的早期階段，關(guān)鍵RF 組件的線性性能評(píng)估是一個(gè)關(guān)鍵問(wèn)題，但通過(guò)我們的軟硬件平臺(tái)，在不影響性能的條件下可以快速進(jìn)行這項(xiàng)評(píng)估。然后，可以添加RF 功率放大器并使用所建議的平...
2017-11-17 標(biāo)簽：RF 2718
“ 大白兔”： 實(shí)現(xiàn)超高精度時(shí)間傳輸以及無(wú)損的全面數(shù)據(jù)傳輸
“大白兔”是一項(xiàng)前景光明的技術(shù)，能夠解決智能電網(wǎng)、電信以及高頻率交易等各類終端應(yīng)用領(lǐng)域的同步需求問(wèn)題?！按蟀淄谩辈粌H能解決相位同步等問(wèn)題，同時(shí)還能以亞納秒精度為分布在遙遠(yuǎn)...
2017-11-17 標(biāo)簽： 10005
基于Xllinx Vivado HLS的小型無(wú)人機(jī)平衡儀設(shè)計(jì)
小型無(wú)人機(jī)在航拍、災(zāi)害救援、防火等領(lǐng)域得到廣泛運(yùn)用，但是無(wú)人機(jī)操作復(fù)雜，尤其是控制飛行姿態(tài)平穩(wěn)、航線準(zhǔn)確和降落平滑，對(duì)地面人員的操作水平要求較高。操作問(wèn)題容易造成無(wú)人機(jī)的...
2017-11-17 標(biāo)簽：FPGA無(wú)人機(jī) 2504
ucos iii在zynq上的移植
本教程介紹了如何使用μC/ OS BSP建立在ZYNQ基本應(yīng)用程序?使用Vivado -7000 ? IDE和賽靈思? SDK。在本教程中，您將使用Vivado IP集成器配置ZYNQ處理器系統(tǒng)以及FPGA架構(gòu)集成軟外設(shè)。然后，您將使用μ...
機(jī)器視覺(jué)開源代碼集合（轉(zhuǎn)載）
特征提取Feature Extraction： SIFT [1] [Demo program][SIFT Library] [VLFeat] PCA-SIFT [2] [Project] Affine-SIFT [3] [Project] SURF [4] [OpenSURF] [Matlab Wrapper] Affine Covariant Features [5] [Oxford project] MSER [6] [Oxford project] [VLFeat] Ge...
2017-11-17 標(biāo)簽：C語(yǔ)言 18954
機(jī)器視覺(jué)邊緣檢測(cè)算法步驟
本文解讀邊緣檢測(cè)相關(guān)算法的步驟。 1、濾波：邊緣檢測(cè)算法主要是基于圖像強(qiáng)度的一階和二階導(dǎo)數(shù)，但導(dǎo)數(shù)的計(jì)算對(duì)噪聲很敏感，因此必須使用濾波器來(lái)改善與噪聲有關(guān)的邊緣檢測(cè)器的性能。...
2017-11-17 標(biāo)簽：機(jī)器視覺(jué)機(jī)器視覺(jué)檢測(cè)算法 4380
基于ARM與神經(jīng)網(wǎng)絡(luò)處理器的存儲(chǔ)體的數(shù)據(jù)交換的通信方案
首先介紹了人工神經(jīng)網(wǎng)絡(luò)的模型和算法以及FPGA的實(shí)現(xiàn)，并通過(guò)對(duì)網(wǎng)絡(luò)結(jié)構(gòu)的分析設(shè)計(jì)了FPGA端的數(shù)據(jù)存儲(chǔ)系統(tǒng)。然后分析了ARM端和FPGA端各自的功能，在此基礎(chǔ)上把兩者結(jié)合在一起，設(shè)計(jì)了一種利...
2017-11-17 標(biāo)簽：ARM神經(jīng)網(wǎng)絡(luò)處理器 2262
提升網(wǎng)絡(luò)容量/傳輸率 5G轉(zhuǎn)向高密度小基站組網(wǎng)設(shè)計(jì)
小型基地臺(tái)將走紅5G通訊世代。5G通訊網(wǎng)絡(luò)將一改過(guò)去高度仰賴大型基地臺(tái)的布建架構(gòu)，而大量使用小型基站，讓電信營(yíng)運(yùn)商能以最具成本效益的方式彈性組網(wǎng)，從而提高網(wǎng)絡(luò)密度與覆蓋范圍，...
自定義NI電網(wǎng)自動(dòng)化系統(tǒng)
本篇技術(shù)白皮書提供了可用于修改NI電網(wǎng)自動(dòng)化系統(tǒng)(NI Grid Automation System)隨附功能或重新編程系統(tǒng)功能的一系列可用開發(fā)工具和IP核。 1. NI應(yīng)用程序功能 NI電網(wǎng)自動(dòng)化系統(tǒng)隨附了一個(gè)默認(rèn)功能，...
2017-11-17 標(biāo)簽：自動(dòng)化ni電網(wǎng)自動(dòng)化 1529
支持25G/28G背板運(yùn)作 FPGA實(shí)現(xiàn)TB級(jí)網(wǎng)絡(luò)應(yīng)用突破
Romi Mayder/Frank Melinn (任職于賽靈思) 早在兩年前IEEE報(bào)告就指出，2015年通訊網(wǎng)絡(luò)的傳輸容量要求將達(dá)1Tbit/s，到2020年更必須支持到10Tbit/s。 該報(bào)告還指出，2015年固網(wǎng)和行動(dòng)網(wǎng)絡(luò)裝置數(shù)量將多達(dá)一百...
2017-11-17 標(biāo)簽：FPGA 3275
什么是NI電網(wǎng)自動(dòng)化系統(tǒng)？NI電網(wǎng)自動(dòng)化系統(tǒng)介紹
本白皮本提供了NI電網(wǎng)自動(dòng)化系統(tǒng)(NI Grid Automation System)的概述以及設(shè)計(jì)該系統(tǒng)時(shí)所采用的NI技術(shù)的深層解析。 1. NI電網(wǎng)自動(dòng)化系統(tǒng)概述 NI電網(wǎng)自動(dòng)化系統(tǒng)是一款可編程的智能電子設(shè)備(IED)，專為簡(jiǎn)...
2017-11-17 標(biāo)簽：自動(dòng)化系統(tǒng)ni電網(wǎng) 2701
JESD204B與LVDS接口并行 管線式ADC延遲問(wèn)題分析及解答
JESD204B為業(yè)界標(biāo)準(zhǔn)序列通信鏈接，數(shù)據(jù)轉(zhuǎn)換器與現(xiàn)場(chǎng)可編程門陣列(FPGA)、數(shù)字信號(hào)處理器(DSP)、特定應(yīng)用集成電路(ASIC)等裝置間的數(shù)字?jǐn)?shù)據(jù)接口因此能化繁為簡(jiǎn)，這項(xiàng)標(biāo)準(zhǔn)減少裝置間路由進(jìn)而降...
2017-11-17 標(biāo)簽：lvdsJESD204Badc延時(shí)JESD204Blvds 4061
如何在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B？操作步驟詳細(xì)說(shuō)明
JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，該標(biāo)準(zhǔn)的 B 修訂版支持高達(dá) 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨...
2017-11-17 標(biāo)簽：JESD204BJESD204Bxilinxfpga 7289
Zynq的JPEG圖像壓縮系統(tǒng)對(duì)圖像的有效壓縮、較低損失的實(shí)現(xiàn)方法
介紹了基于Zynq平臺(tái)實(shí)現(xiàn)的JPEG圖像壓縮系該系統(tǒng)利用Zynq片上AXI總線實(shí)現(xiàn)了ARM與FPGA核間高吞吐率的數(shù)據(jù)交互操作，并結(jié)合了ARM和FPGA在嵌入式系統(tǒng)開發(fā)中各自的優(yōu)勢(shì)，對(duì)軟硬件功能的實(shí)現(xiàn)進(jìn)行了明...
FPGA開發(fā)之算法開發(fā)System Generator
現(xiàn)在的FPGA算法的實(shí)現(xiàn)有下面幾種方法： 1. Verilog/VHDL 語(yǔ)言的開發(fā) ; 2. system Generator; 3. ImpulsC 編譯器實(shí)現(xiàn)從 C代碼到 HDL 語(yǔ)言； 4. Vivado HLS。 本文主要講述第二種方法的配置方法。 system Generator Sy...
基于FPGA的DDR3用戶接口設(shè)計(jì)技術(shù)詳解
本文詳細(xì)介紹了在Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核實(shí)現(xiàn)高速率DDR3芯片控制的設(shè)計(jì)思想和設(shè)計(jì)方案。針對(duì)高速實(shí)時(shí)數(shù)字信號(hào)處理中大容量采樣數(shù)據(jù)通過(guò)DDR3存儲(chǔ)和讀取的應(yīng)用背景，設(shè)計(jì)和實(shí)現(xiàn)了...
IBERT IP及運(yùn)行工程生成配置文件與GTX管腳的驗(yàn)證
1. 選擇IP，選擇FPGA版本，protocol數(shù)量 （所有通道用一個(gè)速率的話一般只選擇1個(gè) protocol），速率，參考時(shí)鐘頻率，通道數(shù)量和Quad PLL（大于6G的速率時(shí)必須選擇） 2. 選擇需要的Quad 通道114和115，及...
基于FPGA的DDR3 SDRAM控制器用戶接口設(shè)計(jì)
為了滿足高速圖像數(shù)據(jù)采集系統(tǒng)中對(duì)高帶寬和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的設(shè)計(jì)方法，提出了一種基于Verilog-HDL 語(yǔ)言的DDR3 SDRAM 控制器用戶接口設(shè)計(jì)方案。該控制器用戶接口...
5G無(wú)線技術(shù)讓您隨時(shí)隨地暢連無(wú)阻
隨著5G通信市場(chǎng)初現(xiàn)端倪，無(wú)線設(shè)備制造商轉(zhuǎn)向使用基于賽靈思 FPGA的仿真系統(tǒng)。正當(dāng)無(wú)線運(yùn)營(yíng)商為提高盈利水平而爭(zhēng)先恐后向消費(fèi)者提供新業(yè)務(wù)、新設(shè)備，增加帶寬和業(yè)務(wù)方案之際，基礎(chǔ)設(shè)施...
基于Xilinx FPGA的可編程城市問(wèn)世
智能城市利用信息和通信網(wǎng)絡(luò)以及互聯(lián)網(wǎng)技術(shù)來(lái)解決城市難題，旨在大幅改善宜居性和資源可持續(xù)性。預(yù)測(cè)顯示[1]，全球智能城市產(chǎn)業(yè)到 2020年市值將超過(guò) 4000 億美元，預(yù)計(jì)英國(guó)至少占 10% 的份...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
