可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
通信系統(tǒng)的多功能：困境亦或現(xiàn)實(shí)？
下一代航空航天等通信系統(tǒng)設(shè)計(jì)工程師正被推進(jìn)到開發(fā)技術(shù)先進(jìn)、高度可配置系統(tǒng)的階段，需要整合各種不同的功能和需求，集成以前通過(guò)獨(dú)立系統(tǒng)實(shí)現(xiàn)的功能。顯然，這樣做的好處是可以減少...
2017-11-15 標(biāo)簽：通信系統(tǒng) 1145
FPGA界最常用也最實(shí)用的3種跨時(shí)鐘域處理的方法
跨時(shí)鐘域處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問(wèn)題，而如何處理好跨時(shí)鐘域間的數(shù)據(jù)，可以說(shuō)是每個(gè)FPGA初學(xué)者的必修課。如果是還在校的本科生，跨時(shí)鐘域處理也是面試中經(jīng)常常被問(wèn)到的一個(gè)問(wèn)題。...
基于FPGA靈活的重配置功能對(duì)PROM進(jìn)行程序升級(jí)的方案
介紹了一種基于XILINX FPGA的在線程序升級(jí)方案，該方案不需要額外增加器件，在不改變硬件狀態(tài)的前提下，實(shí)現(xiàn)產(chǎn)品的軟件功能升級(jí)。由于對(duì)配置芯片（PROM）的所有操作均由FPGA的內(nèi)部邏輯實(shí)現(xiàn)...
基于FPGA的寬頻超聲波電源頻率跟蹤系統(tǒng)設(shè)計(jì)
針對(duì)傳統(tǒng)超聲波電源無(wú)法驅(qū)動(dòng)及鎖頻不同諧振頻率段的換能器，實(shí)現(xiàn)不了寬頻域內(nèi)的鎖相和頻率跟蹤的問(wèn)題，設(shè)計(jì)了一種基于FPGA的具有自動(dòng)頻率搜索與跟蹤、動(dòng)態(tài)匹配不同諧振頻率換能器的寬...
CPU和異構(gòu)計(jì)算芯片GPU/FPGA/ASIC基礎(chǔ)教程
目前，F(xiàn)PGA已在騰訊海量圖片處理以及檢測(cè)領(lǐng)域已規(guī)模上線。 隨著互聯(lián)網(wǎng)用戶的快速增長(zhǎng)，數(shù)據(jù)體量的急劇膨脹，數(shù)據(jù)中心對(duì)計(jì)算的需求也在迅猛上漲。諸如深度學(xué)習(xí)在線預(yù)測(cè)、直播中的視頻轉(zhuǎn)...
異構(gòu)多核可編程系統(tǒng)原理與應(yīng)用
如今FFT卷積廣泛應(yīng)用于數(shù)字信號(hào)處理，并且過(guò)去幾年證實(shí)了異構(gòu)多核可編程系統(tǒng)（HMPS）的發(fā)展。另外，HMPS已經(jīng)成為DSP領(lǐng)域的主流趨勢(shì)。因此，研究基于HMPS大點(diǎn)FFT卷積的高效地實(shí)現(xiàn)顯得非常重要...
六種常見機(jī)器學(xué)習(xí)普遍錯(cuò)誤
機(jī)器學(xué)習(xí)很大程度上就像軟件工程一樣，比如我現(xiàn)在要實(shí)現(xiàn)一個(gè)key-value的數(shù)據(jù)庫(kù)，那么有很多種模式都可以實(shí)現(xiàn)，但是他們最終所達(dá)到的效果卻是千差萬(wàn)別的。同樣，在機(jī)器學(xué)習(xí)領(lǐng)域，如果我想...
2017-11-15 標(biāo)簽：機(jī)器學(xué)習(xí) 941
FPGA克隆技術(shù)研究（對(duì)加密密鑰的攻擊）
隨著可編程技術(shù)的不斷發(fā)展，F(xiàn)PGA已經(jīng)成為各類商業(yè)系統(tǒng)的重要組成部分。然而，由于配置文件（比特流）必須存儲(chǔ)在FPGA外部，通過(guò)竊取外部存儲(chǔ)器后，攻擊者可直接盜版生產(chǎn)，還可通過(guò)FPGA逆向...
2017-11-15 標(biāo)簽：FPGA 6010
Python的兩個(gè)基礎(chǔ)包numpy和Matplotlib示例詳解
Python的科學(xué)計(jì)算包 - Numpy numpy(Numerical Python extensions)是一個(gè)第三方的Python包，用于科學(xué)計(jì)算。這個(gè)庫(kù)的前身是1995年就開始開發(fā)的一個(gè)用于數(shù)組運(yùn)算的庫(kù)。經(jīng)過(guò)了長(zhǎng)時(shí)間的發(fā)展，基本上成了絕大部...
2017-11-15 標(biāo)簽：python深度學(xué)習(xí) 6257
硬件加速邊緣檢測(cè)優(yōu)化處理方案
針對(duì)計(jì)算機(jī)處理高清圖像或視頻的邊緣檢測(cè)時(shí)存在延時(shí)長(zhǎng)和數(shù)據(jù)存儲(chǔ)帶寬受限的缺點(diǎn)，提出了用Vivado HLS將邊緣檢測(cè)軟件代碼轉(zhuǎn)換成RTL級(jí)硬件電路的硬件加速方法。硬件加速是將運(yùn)算量大的功能...
卷積神經(jīng)網(wǎng)絡(luò)（CNN）的運(yùn)用與測(cè)試
卷積神經(jīng)網(wǎng)絡(luò)：聽起來(lái)像是生物與數(shù)學(xué)還有少量計(jì)算機(jī)科學(xué)的奇怪結(jié)合，但是這些網(wǎng)絡(luò)在計(jì)算機(jī)視覺領(lǐng)域已經(jīng)造就了一些最有影響力的創(chuàng)新。2012年神經(jīng)網(wǎng)絡(luò)開始嶄露頭角，那一年Alex Krizhevskyj在...
2017-11-15 標(biāo)簽：cnn 2762
線性模型、基于樹的模型、神經(jīng)網(wǎng)絡(luò)三種算法的對(duì)比
我們將機(jī)器學(xué)習(xí)中最突出、最常用的算法分為三類：線性模型、基于樹的模型、神經(jīng)網(wǎng)絡(luò)，用一張圖表簡(jiǎn)明地指出了每一類的優(yōu)勢(shì)和劣勢(shì)。 在機(jī)器學(xué)習(xí)中，我們的目標(biāo)要么是預(yù)測(cè)（prediction），...
2017-11-15 標(biāo)簽：神經(jīng)網(wǎng)絡(luò)線性模型 9897
了解Python數(shù)據(jù)結(jié)構(gòu)迭代對(duì)象、迭代器、生成器的概念
在了解Python的數(shù)據(jù)結(jié)構(gòu)時(shí)，容器(container)、可迭代對(duì)象(iterable)、迭代器(iterator)、生成器(generator)、列表/集合/字典推導(dǎo)式(list,set,dict comprehension)眾多概念參雜在一起，難免讓初學(xué)者一頭霧水，我...
2017-11-15 標(biāo)簽：python 1446
賽靈思FPGA架構(gòu)白皮書簡(jiǎn)介：機(jī)器學(xué)習(xí)、片上存儲(chǔ)器、任意I/O
為了滿足不斷攀升的數(shù)據(jù)處理需求，未來(lái)系統(tǒng)需要在計(jì)算能力上大幅改進(jìn)。傳統(tǒng)解決方案（例如 x86 處理器）再也無(wú)法以高效、低成本的方式提供所需的計(jì)算帶寬，系統(tǒng)設(shè)計(jì)人員必須尋找新的計(jì)...
基于JESD204B設(shè)計(jì)的數(shù)據(jù)傳輸接口
針對(duì)傳統(tǒng)ADC/DAC應(yīng)用中采樣數(shù)據(jù)并行傳輸存在線間串?dāng)_大、同步難等問(wèn)題，設(shè)計(jì)了一種基于高速串行協(xié)議——JESD204B的數(shù)據(jù)收發(fā)接口。以Xilinx公司V7系列FPGA為核心控制單元設(shè)計(jì)電路，在單通道傳輸...
基于FPGA的深度卷積神經(jīng)網(wǎng)絡(luò)服務(wù)優(yōu)化和編譯測(cè)試
FPGA具有低功耗，低延時(shí)，高性能的特點(diǎn)，在深度學(xué)習(xí)計(jì)算領(lǐng)域有很廣闊的應(yīng)用前景。FPGA從2013年開始就應(yīng)用在許多典型的深度學(xué)習(xí)模型中，如DNN，RNN，CNN，LSTM等，涵蓋了語(yǔ)音識(shí)別，自然語(yǔ)言處...
2017-11-15 標(biāo)簽：FPGA 1120
百度云服務(wù)器FPGA標(biāo)準(zhǔn)開發(fā)環(huán)境的邏輯開發(fā)與編譯示例
基于百度云自研的FPGA加速卡，提供了一套FPGA標(biāo)準(zhǔn)開發(fā)環(huán)境。您可以使用百度云提供的鏡像工具包，在FPGA上開發(fā)與調(diào)試自己的業(yè)務(wù)功能，或者將已有的功能模塊移植到FPGA加速卡上。 百度自研...
0基礎(chǔ)學(xué)習(xí)機(jī)器學(xué)習(xí)基礎(chǔ)
隨著機(jī)器學(xué)習(xí)的進(jìn)一步火熱，越來(lái)越多的算法已經(jīng)可以用在許多任務(wù)的執(zhí)行上，并且表現(xiàn)出色。 但是動(dòng)手之前到底哪個(gè)算法可以解決我們特定的實(shí)際問(wèn)題并且運(yùn)行效果良好，這個(gè)答案很多新手...
2017-11-15 標(biāo)簽：機(jī)器學(xué)習(xí) 1135
卷積神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)概念
1. 概念 英文名：convolutional neural network 是一種前饋神經(jīng)網(wǎng)絡(luò)，即表明沒有環(huán)路，普通神經(jīng)網(wǎng)絡(luò)的 BP 算法只是用于方便計(jì)算梯度，也是前饋神經(jīng)網(wǎng)絡(luò)。 是深度學(xué)習(xí)結(jié)構(gòu)的一種，是一種深度、前饋...
2017-11-15 標(biāo)簽：神經(jīng)網(wǎng)絡(luò) 2152
FPGA電源設(shè)計(jì)的3大要點(diǎn)
現(xiàn)場(chǎng)可編程門陣列（FPGA）被發(fā)現(xiàn)在眾多的原型和低到中等批量產(chǎn)品的心臟。 FPGA的主要優(yōu)點(diǎn)是在開發(fā)過(guò)程中的靈活性，簡(jiǎn)單的升級(jí)路徑，更快地將產(chǎn)品推向市場(chǎng)，并且成本相對(duì)較低。一個(gè)主要缺...
2017-11-15 標(biāo)簽：FPGA 946
基于FPGA的CMOS相機(jī)實(shí)時(shí)數(shù)據(jù)處理設(shè)計(jì)
針對(duì)CMOS圖像傳感器輸出的LVDS串行數(shù)據(jù)在傳輸過(guò)程中因數(shù)據(jù)無(wú)法對(duì)齊引起誤碼率升高，圖像分辨率降低問(wèn)題，提出一種基于現(xiàn)場(chǎng)可編程門陣列FPGA的CMOS相機(jī)實(shí)時(shí)數(shù)據(jù)處理研究方案。采用VHDL硬件語(yǔ)...
基于Vivado設(shè)計(jì)的第三方仿真器版本說(shuō)明
本文列出了能夠與 Vivado 設(shè)計(jì)套件聯(lián)用的支持性第三方仿真器。 這些也在隨該軟件一起發(fā)布的“Vivado 設(shè)計(jì)套件用戶指南：版本說(shuō)明、安裝與許可”(UG973) 中列出。 請(qǐng)參閱“架構(gòu)支持與需求”>“...
2017-11-15 標(biāo)簽：Vivado 2635
對(duì)并行總線與串行總線兩大類總線的分析
雖然隨著技術(shù)的發(fā)展，現(xiàn)代的數(shù)字芯片已經(jīng)集成了越來(lái)越多的功能，但是對(duì)于稍微復(fù)雜一點(diǎn)的系統(tǒng)來(lái)說(shuō)，很多時(shí)候單獨(dú)一個(gè)芯片很難完成所有的工作，這就需要和其它芯片配合起來(lái)工作。比如我...
2017-11-15 標(biāo)簽：總線 14622
神經(jīng)網(wǎng)絡(luò)的25個(gè)必熟概念
如果你是一個(gè)想學(xué)習(xí)或理解深度學(xué)習(xí)的人，這篇文章是為你量身定做的。在本文中，我將介紹深度學(xué)習(xí)中常用的各種術(shù)語(yǔ)。 如果你想知道我為什么要寫這篇文章——我之所以在寫，是因?yàn)槲蚁?..
2017-11-15 標(biāo)簽：神經(jīng)網(wǎng)絡(luò) 4656
7系列FPGA GTX/GTH 收發(fā)器用戶指南說(shuō)明
本文提供用于 7 系列 FPGA GTX 收發(fā)器的 TX 和 RX 時(shí)延值。這些表將被添加到 7 系列 FPGA GTX/GTH 收發(fā)器用戶指南 (UG476)。 注： 1. 最低和最高為理論值。這些配置可能不會(huì)映射到任何協(xié)議。USRCLK 和 ...
2017-11-15 標(biāo)簽：FPGA 14012
基于LV FPGA設(shè)計(jì)濾波器步驟詳解
對(duì)于NI很多專注于數(shù)據(jù)采集領(lǐng)域的客戶來(lái)說(shuō)，對(duì)采集到的信號(hào)在前端加入濾波功能是非常常見的需求。但是，可能由于他們對(duì)NI產(chǎn)品不夠了解，不知道這部分功能完全可以由FPGA來(lái)完成，從而讓...
2017-11-15 標(biāo)簽：FPGAFPGA設(shè)計(jì) 8335
基于Xilinx的InTime優(yōu)化設(shè)計(jì)及流程詳講
本文闡明了InTime和Xilinx軟件是如何通過(guò)調(diào)整編譯參數(shù)以及運(yùn)行并行編譯來(lái)優(yōu)化FPGA時(shí)序性能的。InTime通過(guò)機(jī)器學(xué)習(xí)來(lái)決定一個(gè)FPGA設(shè)計(jì)的綜合和布局布線的最佳配置組合。通過(guò)和計(jì)算服務(wù)器的連接...
FPGA存儲(chǔ)器項(xiàng)使用DRAM的方法技術(shù)解析
FPGA中的存儲(chǔ)塊DRAM 某些FPGA終端，包含板載的、可以動(dòng)態(tài)隨機(jī)訪問(wèn)的存儲(chǔ)塊（DRAM），這些存儲(chǔ)塊可以在FPGA VI中直接訪問(wèn)，速率非常高。 DRAM可以用來(lái)緩存大批量的數(shù)據(jù)，而且速度可以非常快。針...
2017-11-15 標(biāo)簽：FPGA 3793
基于Xilinx Zynq UtralScale+(MPSoC)ZCU102嵌入式評(píng)估板實(shí)現(xiàn)多個(gè)UIO開發(fā)并完成測(cè)試的實(shí)驗(yàn)
本實(shí)驗(yàn)工程利用Xilinx Zynq UtralScale+(MPSoC)ZCU102嵌入式評(píng)估板上實(shí)現(xiàn)多個(gè)UIO，借助Xilinx的工具完成硬件工程和linux BSP的開發(fā)，最后通過(guò)測(cè)試應(yīng)用程序完成測(cè)試。ZCU102上的MPSOC集成固化了四核ARMCorte...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
