可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
PLDA在FPGA上支持PCIe? 4.0 v0.9的PCIe軟IP解決方案
PLDA的XpressRICH4?和XpressRICH4-AXI?為Xilinx? Virtex? Ultrascale+? FPGA提供PCIe 4.0 v0.9支持，為FPGA技術(shù)提供最先進(jìn)、最高性能的互連技術(shù)...
這款FPGA芯片厲害了！同時(shí)兼容多達(dá)29種不同廠商的圖像傳感器
據(jù)了解，Pinnacle設(shè)計(jì)的Denali-MC IP目前已經(jīng)可以在包括Xilinx的Zynq 7045 FPGA芯片在內(nèi)的多款可編程芯片產(chǎn)品中實(shí)現(xiàn)，比如可以用在具有DSP和SoC+ DSP架構(gòu)的產(chǎn)品中...
基于MRAN的 nvNITRO NVMe 存儲(chǔ)加速器卡，可實(shí)現(xiàn)1.46百萬I/O速度
同樣在各大設(shè)計(jì)應(yīng)用中，存儲(chǔ)器的IO速度問題越來越突出，那么到今天為止，在memory access上的的IO速度是否出現(xiàn)了一些突破呢？...
2017-09-22 標(biāo)簽：FPGA存儲(chǔ)加速器 8594
嵌入式業(yè)者不用考慮BAT,新型華為FPGA云服務(wù)器帶你飛
華為已經(jīng)在2017大會(huì)上正式發(fā)布了多個(gè)行業(yè)加速實(shí)例，而且其首發(fā)的FP1實(shí)例選擇賽靈思高性能Virtex? UltraScale+? FPGA 為其最新加速云服務(wù)，感覺嵌入式開發(fā)者終于可以歡呼了！耶！...
一文帶你了解 SmartConnect WINC1500，輕松通過SPI轉(zhuǎn)wifi接口的元器件
SmartConnect WINC1500是一款I(lǐng)EEE 802.11 b/g/n 物聯(lián)網(wǎng)（IoT）網(wǎng)絡(luò)控制器片上系統(tǒng)（SoC）。該器件為現(xiàn)有單片機(jī)（MCU）解決方案提供了一種理想補(bǔ)充。...
ST加速計(jì)使用基礎(chǔ)篇——single click, double click
LIS3DH芯片集成了單擊和雙擊的功能，這給很多應(yīng)用提供了便利，例如在穿戴設(shè)備上，不但減少了布置按鍵給小巧的...
2017-09-21 標(biāo)簽：加速計(jì) 14808
MEMSMIC1軟件包將包含所有軟件算法
ST有新的改變嘍，比如在OPENMEMS頁面下的算法庫鏈接都變成了下面這樣，不僅算法種類有了極大的豐富（增加了AC, AW, EC, FA, FX, GC, ID, MC, PE, PM等），還將所有最新版本的算法統(tǒng)統(tǒng)整合進(jìn)X-CUBE_MEMS...
2017-09-21 標(biāo)簽：mems 5137
Xilinx推出的Virtex UltraScale+ FPGA助力帶寬翻番，迎接100G網(wǎng)絡(luò)
對大多數(shù)數(shù)據(jù)中心和網(wǎng)絡(luò)服務(wù)供應(yīng)商來說，如果想要保持競爭力，就必須不斷地提高網(wǎng)絡(luò)速率來滿足人們?nèi)找嬖鲩L的網(wǎng)絡(luò)需求。據(jù)權(quán)威機(jī)構(gòu)統(tǒng)計(jì)，到2018年，全球?qū)?huì)有38%的服務(wù)供應(yīng)商部署100G網(wǎng)...
算法與數(shù)據(jù)結(jié)構(gòu)——迭代器模式
第三章為算法與數(shù)據(jù)結(jié)構(gòu)，本文為3.4 迭代器模式。...
2017-09-20 標(biāo)簽：數(shù)據(jù)結(jié)構(gòu)數(shù)據(jù)結(jié)構(gòu)迭代 5601
FPGA應(yīng)用技巧和訣竅：模擬DDS（調(diào)頻調(diào)相）
DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)。先說明一下，...
FPGA基礎(chǔ)篇(一)：阻塞與非阻塞賦值，不只是比原始信號(hào)差一個(gè)時(shí)鐘周期的問題！
阻塞與非阻塞賦值 首先從名字上理解，阻塞賦值即賦值沒完成，后邊的語句將無法執(zhí)行，非阻塞剛好與其相反，即賦值完不完成并不阻礙后續(xù)程序的執(zhí)行，所以我們常說非阻塞賦值的對象并未...
2017-09-19 標(biāo)簽：FPGA 14280
FPGA應(yīng)用篇要訣和技巧(一)：FPGA去抖的那些事
代碼如下： 程序分析： 去抖 去抖可分位硬件去抖和軟件去抖，顧名思義硬件去抖就是通過硬件來達(dá)到去抖的目的，一般是用施密特觸發(fā)器來實(shí)現(xiàn)，需要消耗硬件資源，在一些成本限制的時(shí)候，...
2017-09-19 標(biāo)簽：FPGA 5905
算法與數(shù)據(jù)結(jié)構(gòu)——雙向鏈表
第三章為算法與數(shù)據(jù)結(jié)構(gòu)，本文為3.3 雙向鏈表。...
設(shè)計(jì)CAN中繼器的幾大注意事項(xiàng)
CAN中繼器是大型CAN網(wǎng)絡(luò)中經(jīng)常用到的設(shè)備，它可以延長傳輸距離，改變拓?fù)浣Y(jié)構(gòu)和隔離干擾，但也增加了設(shè)計(jì)成本。有人說，只要2顆CAN收發(fā)器芯片就可以實(shí)現(xiàn)CAN中繼功能。到底行不行呢？接下...
算法與數(shù)據(jù)結(jié)構(gòu)——接口
第三章為算法與數(shù)據(jù)結(jié)構(gòu)，本文為3.2.3 接口。...
2017-09-19 標(biāo)簽：接口數(shù)據(jù)結(jié)構(gòu)周立功 9525
單向鏈表中的存值與存址、數(shù)據(jù)與p_next分離問題
第三章為算法與數(shù)據(jù)結(jié)構(gòu)，本文為3.2 單向鏈表中的3.2.1 存值與存址和3.2.2 數(shù)據(jù)與p_next分離。...
2017-09-19 標(biāo)簽：數(shù)據(jù)結(jié)構(gòu)程序設(shè)計(jì)周立功鏈表 7858
9種FPGA系列存儲(chǔ)器推薦（適用64位）
合理利用這些列表需要了解如下內(nèi)容：1. Slice/LUT 的利用率直接影響對存儲(chǔ)器的要求。以下數(shù)字代表 75% LUT 利用率的器件。2. 時(shí)序約束的數(shù)量和復(fù)雜度直接影響對存儲(chǔ)器的要求。3. 以下存儲(chǔ)使用...
代碼又雙叕錯(cuò)誤，python17個(gè)常見失誤不僅新手會(huì)犯，你也可能會(huì)
對初學(xué)者來說，想要弄懂Python的某些錯(cuò)誤信息還是有困難的，下面羅列了一些常見的運(yùn)行時(shí)錯(cuò)誤...
一篇文章讀懂讀透FPGA AXI4 總線協(xié)議
AMBA AXI協(xié)議支持支持高性能、高頻率系統(tǒng)設(shè)計(jì)。 適合高帶寬低延時(shí)設(shè)計(jì) 無需復(fù)雜的橋就能實(shí)現(xiàn)高頻操作 能滿足大部分器件的接口要求 適合高初始延時(shí)的存儲(chǔ)控制器 提供互聯(lián)架構(gòu)的靈活性與...
IC工程師邏輯性都很強(qiáng)，看這些就知道
IC工程師為何無休止加班?▼我們先來看看一副很形象的漫畫：▼（改編自：數(shù)盟）以上圖片也太長了，小編有點(diǎn)看糊涂...
2017-09-18 標(biāo)簽：電子工程師IC設(shè)計(jì)半導(dǎo)體芯片 11860
美高森美的成本優(yōu)化低功耗中等規(guī)模PolarFire FPGA器件 現(xiàn)可與Analog Devices的AD9371
致力于在功耗、安全、可靠性和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司（Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC）宣布其成本優(yōu)化和低功耗的中等規(guī)模PolarFi...
中芯國際40LL工藝的eFPGA IP產(chǎn)品即將問世
中芯國際設(shè)計(jì)服務(wù)執(zhí)行副總裁湯天申博士表示，“這是首個(gè)可用于中芯國際40LL工藝的eFPGA IP產(chǎn)品。我們選擇QuickLogic，因?yàn)樵摴驹诘凸?FPGA 架構(gòu)和軟件支持方面擁有數(shù)十年的經(jīng)驗(yàn)。這項(xiàng)技術(shù)...
CPU+FPGA將作為新的異構(gòu)加速模式
WebP圖像有損壓縮FPGA異構(gòu)加速方案，能夠?qū)崿F(xiàn)JPEG-WebP圖片格式的快速轉(zhuǎn)換，相比傳統(tǒng)方案轉(zhuǎn)換效率最高能提升14倍，能夠支撐更高并發(fā)密度的圖片實(shí)時(shí)檢索、傳輸?shù)热蝿?wù)。...
2017-09-09 標(biāo)簽：FPGAcpu半導(dǎo)體芯片 3915
如何使用可編程邏輯為按鈕輸入消抖:一個(gè)有效的消抖邏輯電路
可編程邏輯具有傳統(tǒng)分立 IC 無法提供的靈活性。 借助現(xiàn)成的開發(fā)工具，可輕松使用現(xiàn)場可編程門陣列和復(fù)雜可編程邏輯器件創(chuàng)建應(yīng)用特定型功能。 按鈕開關(guān)輸入消抖便是此類功能的一個(gè)例子...
分布式PLD解決方案可降低服務(wù)器成本 并提升靈活性
服務(wù)器分為很多種不同的類型：從機(jī)架式、刀片式和塔式到用于高密度計(jì)算的模塊化配置類型。理想情況下，每臺(tái)服務(wù)器應(yīng)經(jīng)過針對性優(yōu)化來執(zhí)行特定任務(wù)。然而，如果仔細(xì)觀察的話可以發(fā)現(xiàn)大...
2017-09-05 標(biāo)簽：萊迪思半導(dǎo)體分布式pld萊迪思半導(dǎo)體 4312
MiniZed開發(fā)板——打開智能時(shí)代大門的金鑰匙
不知不覺中，物聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能等技術(shù)，已經(jīng)簇?fù)碇覀儊淼搅酥悄軙r(shí)代的門前。在智能時(shí)代，根據(jù)用戶的需要設(shè)計(jì)更為個(gè)性化的產(chǎn)品成為一個(gè)趨勢，但由此也給電子產(chǎn)品的開發(fā)者帶來...
2017-09-01 標(biāo)簽：FPGAminized開發(fā)板碎片化 11400
萊迪思半導(dǎo)體通過提供模塊化IP核進(jìn)一步 豐富了CrossLink應(yīng)用
最新的IP核能夠?yàn)橄M(fèi)電子、工業(yè)和汽車應(yīng)用實(shí)現(xiàn)更靈活的視頻橋接解決方案。...
2017-08-30 標(biāo)簽：IP核萊迪思半導(dǎo)體CrossLinkIP核萊迪思半導(dǎo)體 3831
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
