可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
Single VU440 Prodigy? Logic Module
S2C的Single VU440 Prodigy Logic Module是基于賽靈思Virtex UltraScale 440 FPGA的業(yè)內(nèi)最小尺寸的、通用的、獨(dú)立的原型系統(tǒng)。該系統(tǒng)共有1176個I/O和44路GTH收發(fā)器分布于10個高度的連接器，同時用戶可以利用S...
2017-02-08 標(biāo)簽： 1809
5G時代，大規(guī)模MIMO原型系統(tǒng)又創(chuàng)新世界記錄
眾所周知我們使用的移動通信網(wǎng)路經(jīng)歷了2G、3G、4G時代，可以說可以給我們的生活帶來了很大便利，但是隨著移動設(shè)備的數(shù)量和人們所使用的無線數(shù)據(jù)流量的指數(shù)級不斷增長，促使開發(fā)人員探究...
2017-02-08 標(biāo)簽： 464
賽靈思資深HR Jasmine談IT企業(yè)招聘現(xiàn)場圖文報道
2016開源硬件與全可編程技術(shù)論壇暨Xilinx中國大學(xué)合作十周年慶典于今天在上海召開。本活動由Xilinx公司與上海交通大學(xué)共同主辦，將有200多位專家學(xué)者分享技術(shù)趨勢和業(yè)界動態(tài)，研討科研和教...
2017-02-08 標(biāo)簽： 348
賽靈思專家Allan介紹賽靈思全可編程技術(shù)在5G/云計(jì)算等大趨勢中的架構(gòu)設(shè)計(jì)現(xiàn)場
2016開源硬件與全可編程技術(shù)論壇暨Xilinx中國大學(xué)合作十周年慶典于今天在上海召開。本活動由Xilinx公司與上海交通大學(xué)共同主辦，將有200多位專家學(xué)者分享技術(shù)趨勢和業(yè)界動態(tài)，研討科研和教...
2017-02-08 標(biāo)簽： 434
賽靈思CTO揭示處理器未來發(fā)展現(xiàn)場圖文報道
2016開源硬件與全可編程技術(shù)論壇暨Xilinx中國大學(xué)合作十周年慶典于今天在上海召開。本活動由Xilinx公司與上海交通大學(xué)共同主辦，將有200多位專家學(xué)者分享技術(shù)趨勢和業(yè)界動態(tài)，研討科研和教...
2017-02-08 標(biāo)簽： 441
直擊OpenHW 2016開源硬件與全可編程技術(shù)論壇暨Xilinx中國大學(xué)合作十周年慶典活動
2016開源硬件與全可編程技術(shù)論壇暨Xilinx中國大學(xué)合作十周年慶典于今天在上海召開。本活動由Xilinx公司與上海交通大學(xué)共同主辦，將有200多位專家學(xué)者分享技術(shù)趨勢和業(yè)界動態(tài)，研討科研和教...
2017-02-08 標(biāo)簽： 430
NI第二代VirtualBench集成digital phosphor（數(shù)字熒光）特性
NI（美國國家儀器有限公司）向廣大用戶提供各種測量控制儀器以及軟件如LabVIEW，相信每一位電子工程師都不會感到陌生。數(shù)字示波器大家都用過，我們用它來捕捉觀測電子信號，是電子工程師...
2017-02-08 標(biāo)簽： 466
2016全國大學(xué)生智能互聯(lián)創(chuàng)新大賽頒獎典禮現(xiàn)場圖片報道
2016年08月14-15日，由教育部高等學(xué)校電子信息類專業(yè)教學(xué)指導(dǎo)委員會和中國電子學(xué)會聯(lián)合主辦，ADI、Xilinx、ST、ARM及Google五家高新科技企業(yè)協(xié)辦的2016全國大學(xué)生智能互聯(lián)創(chuàng)新大賽在上海交通大學(xué)...
2017-02-08 標(biāo)簽： 429
關(guān)于工業(yè)級數(shù)字收發(fā)器K706的性能分析和介紹
Innovative Integration公司是一家集設(shè)計(jì)與生產(chǎn)于一體的嵌入式解決方案提供商，設(shè)計(jì)和實(shí)現(xiàn)了多種XMC和FMC通用規(guī)格標(biāo)準(zhǔn)的硬件板卡，支持捕獲和處理各種模擬信號，最高頻率可達(dá)5GHz，同時支持多通...
關(guān)于Pentek科技推出的長波段射頻調(diào)諧器的性能分析
Pentek科技成立于1986年，是一家致力于嵌入式系統(tǒng)設(shè)計(jì)和提供板級解決方案的高科技公司，通過不斷的經(jīng)驗(yàn)積累和創(chuàng)新為用戶提供高性能靈活的產(chǎn)品，其現(xiàn)在是高速實(shí)時記錄系統(tǒng)、數(shù)據(jù)采集、數(shù)...
關(guān)于基于功耗檢測的系統(tǒng)安全解決方案的介紹和說明
PFP公司是一家設(shè)計(jì)開發(fā)網(wǎng)絡(luò)或系統(tǒng)入侵檢測工具的高科技初創(chuàng)公司，他們?yōu)橛脩籼峁㏒aaS方式的解決方案，包括云端數(shù)據(jù)分析或者芯片級/IoT設(shè)備固件，他們通過機(jī)器學(xué)習(xí)、信號處理和數(shù)據(jù)分析來...
2019-10-12 標(biāo)簽：FPGA功耗數(shù)據(jù)分析 1307
NI全新模塊強(qiáng)化NI ELVIS教學(xué)平臺
國家儀器(NI)于近日推出NI ELVIS RIO Control Module，為NI ELVIS產(chǎn)品系列增添了新產(chǎn)品。該模塊將Real-Time嵌入式處理器與FPGA架構(gòu)新增至儀器之中，可針對電力系統(tǒng)、機(jī)臺控制、硬件回路與機(jī)電整合設(shè)計(jì)...
2017-02-08 標(biāo)簽： 537
關(guān)于高速數(shù)字化儀上自定義信號實(shí)時處理應(yīng)用的分析和介紹
近日是德科技（Keysight.inc）推出U5340A FPGA開發(fā)套件，它不僅僅是一個用于信號采集的高速數(shù)字化儀，還可以讓用戶在上面自定義開發(fā)各種實(shí)時處理應(yīng)用算法。首先作為一個數(shù)字化儀它能夠滿足...
NI公司推出第二代具有5倍的瞬時帶寬、FPGA可編程性、6.5GHz矢量信號收發(fā)器
矢量信號收發(fā)儀（VST）是一類全新的儀器，它結(jié)合了矢量信號分析儀(VSG)、矢量信號發(fā)生器(VSA)與基于FPGA的實(shí)時信號處理和控制。NI的全球首臺VST還擁有用戶可編程FPGA，它允許自定義算法直接用...
2017-02-08 標(biāo)簽： 1098
關(guān)于NI LabVIEW中的高級內(nèi)置分析和信號處理的分析和介紹
原始數(shù)據(jù)不總能即刻傳遞有用信息。通常，用戶必須變換信號、去除噪聲干擾、糾正因設(shè)備故障損壞的數(shù)據(jù)或補(bǔ)償環(huán)境影響（如：溫度與濕度）。為此，信號處理，作為對信號的分析、解釋和操...
S2C新增的Prodigy?原型就緒接口子板庫使得FPGA原型變得更加精準(zhǔn)
新增的8種模塊使設(shè)計(jì)者更專注于產(chǎn)品差異化, 并加快產(chǎn)品上市時間 S2C 公司，業(yè)內(nèi)領(lǐng)先的 FPGA 快速原型驗(yàn)證系統(tǒng)供應(yīng)商, 今日發(fā)布8種新的 FPGA 原型驗(yàn)證接口子卡和配件，其旨在加快發(fā)展片上系統(tǒng)...
2017-02-08 標(biāo)簽： 1213
VME總線協(xié)議接口重新采用基于FPGA的設(shè)計(jì)
VME總線是一種通用的計(jì)算機(jī)總線，是電子、計(jì)算機(jī)工業(yè)中應(yīng)用最為廣泛的計(jì)算機(jī)背板總線之一。它結(jié)合了Motorola公司Versa總線的電氣標(biāo)準(zhǔn)和在歐洲建立的Eurocard標(biāo)準(zhǔn)的機(jī)械形狀因子，定義了一個在...
2017-02-08 標(biāo)簽： 1202
關(guān)于配置機(jī)器人的導(dǎo)航功能的教程分享
1、概述 ROS的二維導(dǎo)航功能包，簡單來說，就是根據(jù)輸入的里程計(jì)等傳感器的信息流和機(jī)器人的全局位置，通過導(dǎo)航算法，計(jì)算得出安全可靠的機(jī)器人速度控制指令。但是，如何在特定的機(jī)器人...
FPGA從Xilinx的7系列學(xué)起（15）
3.最基本的DSP資源 3.1 由FIR濾波器談起 隨著各種應(yīng)用復(fù)雜度的不斷提升，傳統(tǒng)的DSP和處理器的架構(gòu)無法支持這么復(fù)雜的并行數(shù)據(jù)算法的需求。FPGA卻恰好能夠滿足這樣的需求。FPGA擁有大量的DSP計(jì)...
2017-02-08 標(biāo)簽： 314
ZYNQ HLS圖像處理加速總結(jié)(二)
7010的硬核是兩個Cortex-A9，主頻666M(233333….)，硬浮點(diǎn)+neon協(xié)處理器，性能不是很好，因?yàn)閤ilinx SDK可以生成底層IP的driver，所以PS裸跑起來很簡單，通過JTAG調(diào)試很方便。初期時考慮到跑linux系統(tǒng)時的...
2017-02-08 標(biāo)簽： 1439
FPGA從Xilinx的7系列學(xué)起（14）
DSP 資源的靈活性遠(yuǎn)遠(yuǎn)超過用戶認(rèn)知，加減乘除、累加、計(jì)數(shù)器、比較器，移位寄存器、復(fù)用器、模式匹配等等全部可以使用DSP實(shí)現(xiàn)。DSP如何使用復(fù)位呢？每一個DSP的Slice有超過250多個寄存器，但...
2017-02-08 標(biāo)簽： 241
關(guān)于ZYNQ HLS圖像處理加速總結(jié)的分享
HLS工具 以個人的理解，xilinx將HLS（高層次綜合）定位于更方便的將復(fù)雜算法轉(zhuǎn)化為硬件語言，通過添加某些配置條件HLS工具可以把可并行化的C/C++的代碼轉(zhuǎn)化為vhdl或verilog,相比于純?nèi)斯な褂胿h...
FPGA從Xilinx的7系列學(xué)起（13）
Reset分為全局Reset和局部Reset。全局Reset可以讓所有存儲類的元素處于一個已知的狀態(tài)。全局的Reset一般是通過外部的引腳或者一個標(biāo)準(zhǔn)進(jìn)程的完成或者等待PLL/MMCM鎖定信號的有效來實(shí)現(xiàn)的。局部復(fù)...
2017-02-08 標(biāo)簽： 344
FPGA從Xilinx的7系列學(xué)起（12）
上圖的例子中，兩個觸發(fā)器在原始設(shè)計(jì)必須放在單獨(dú)的Slice里面，因?yàn)樗鼈兠恳粋€使用不同的控制集合。但是一個時鐘使能可以被工具推斷為觸發(fā)器輸入或可能被工具推斷LUT的輸入。當(dāng)他使用...
2017-02-08 標(biāo)簽： 383
FPGA從Xilinx的7系列學(xué)起（11）
下面這個例子說明在用戶的Flip-Flops設(shè)置初始值。大多數(shù)設(shè)計(jì)師這樣寫代碼為的是仿真能夠更加簡便。否則當(dāng)用戶開始運(yùn)行仿真的時候，用戶設(shè)計(jì)中使用的寄存器等都處于一個不確定態(tài)?？梢?，...
2017-02-08 標(biāo)簽： 432
FPGA從Xilinx的7系列學(xué)起（10）
用戶必須要認(rèn)識到，學(xué)習(xí)一下技巧可以讓更多的邏輯放在更少的Slice中，使工具能夠達(dá)到既實(shí)現(xiàn)設(shè)計(jì)時序要求又滿足用戶對功耗的要求。而現(xiàn)在很多用戶缺乏代碼編寫的想法，編寫出一個有時序...
2017-02-08 標(biāo)簽： 251
淺談Xilinx SOC之基于Zynq的Zedboard使用感受
2015 年初開始接觸xilinx zynq 平臺的項(xiàng)目開發(fā)，zynq 對我來說是一個新的平臺，新的平臺總是會勾起我的好奇心，zynq也不例外，集成雙核arm A9加一塊高性能FPGA，確實(shí)調(diào)人胃口。從新手的角度，我想...
2017-02-08 標(biāo)簽： 424
關(guān)于處理FPGA輸出時鐘和數(shù)據(jù)的方法介紹
在FPGA的源同步的系統(tǒng)設(shè)計(jì)中，常常我們會碰到把隨路時鐘和數(shù)據(jù)一同輸出的情形，如同下面的系統(tǒng)： 在這樣的系統(tǒng)中，要求輸出時鐘o_clk和o_dat要由嚴(yán)格的相位對齊關(guān)系，一般是邊沿對齊或者中...
關(guān)于利用Device DNA實(shí)現(xiàn)FPGA設(shè)計(jì)的介紹和說明
Xilinx所有的FPGA器件都有Device DNA，這是一個57bit的二進(jìn)制序列，在器件生產(chǎn)的時候燒死到芯片里面，每個芯片都是唯一的。這個序列，用戶可以通過JTAG或者verilog（VHD）應(yīng)用程序直接讀出。怎么使...
2019-10-12 標(biāo)簽：芯片FPGA設(shè)計(jì) 1813
SmartConnect：UltraScale+的內(nèi)部連接設(shè)計(jì)自動化，節(jié)省20%到30%的系統(tǒng)空間和功耗
作者：Steve Leibson, 賽靈思戰(zhàn)略營銷與業(yè)務(wù)規(guī)劃總監(jiān) 系統(tǒng)內(nèi)部連接是個大問題。問題隨著系統(tǒng)越復(fù)雜而變得越嚴(yán)重——復(fù)雜的邏輯塊連在一起，內(nèi)部連接也跟著變復(fù)雜。當(dāng)FPGA變大時（大到足以承...
2017-02-08 標(biāo)簽： 598
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
