可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
充分利用你的PicoBlaze微處理器
作者Adam P. Taylor，e2v首席系統(tǒng)工程師 PicoBlaze是一個緊湊型8位軟核處理器，F(xiàn)PGA工程師可以在他們選擇的賽靈思FPGA將其例化。一旦實現(xiàn)，該核完全位于FPGA架構(gòu)中，只使用邏輯單元和塊RAM。它不需...
2017-02-08 標(biāo)簽： 484
可編程交換機芯片簡化網(wǎng)絡(luò)設(shè)計
Martin Izzard和80位同事們想要顛覆數(shù)十億美元的網(wǎng)絡(luò)硬件產(chǎn)業(yè)游戲規(guī)則。他們希望即將推出的芯片能成為實現(xiàn)這一愿景的策略契機... Izzard是Barefoot Networks的執(zhí)行長，這家微處理器市場上極其少見的...
2017-02-08 標(biāo)簽： 799
96GHz毫米波雷達(dá)檢測飛機跑道障礙物解決方案詳解
作者：Stark 飛機跑道上的碎片、障礙物嚴(yán)重影響飛機的起飛與著陸操作，給廣大用戶帶來嚴(yán)重的生命與財產(chǎn)威脅。這不是危言聳聽，例如世界上第一個也是唯一一款超音速飛機因2000年7月份的事...
2017-02-08 標(biāo)簽： 1082
Dell’Oro Group：2016年Q2光傳輸市場收入接近40億美元
市場研究機構(gòu)Dell’Oro Group在最近的一份報告指出，2016年第二季度，光傳輸設(shè)備市場收入接近40億美元，較去年同期增長6%。 此外，中國設(shè)備制造商華為季度營收運轉(zhuǎn)率首次超越10億美元，仍然是...
2017-02-08 標(biāo)簽： 381
微震研究最前沿：ICON科技公司推出微震數(shù)據(jù)采集系統(tǒng)MDAS
ICON科技公司是一家測量與自動化解決方案提供商，已經(jīng)有25年的行業(yè)經(jīng)驗。最近ICON科技為澳大利亞國家地質(zhì)封存研究實驗室設(shè)計開發(fā)了一款多通道微震數(shù)據(jù)采集系統(tǒng)（MDAS），用于研究地下封存...
2017-02-08 標(biāo)簽： 643
工業(yè)聯(lián)網(wǎng)標(biāo)準(zhǔn)各據(jù)山頭 新一代TSN揭竿而起
作者：盧佳柔 新通訊 2016 年 9 月號 187 期《 封面故事 》 工業(yè)以太網(wǎng)標(biāo)準(zhǔn)百花齊放，新秀TSN(Time Sensitive Networking)魅力登場。工業(yè)以太網(wǎng)在工業(yè)領(lǐng)域已有多年歷史，但至今聯(lián)網(wǎng)的通訊協(xié)議依舊各自...
2017-02-08 標(biāo)簽： 993
MaXentric科技推出包絡(luò)跟蹤功率放大測試平臺
作者：Stark MaXentric科技公司成立于2003年，是一家集研究、開發(fā)和咨詢的高科技公司。該公司設(shè)計并生產(chǎn)了一系列最先進(jìn)的無線應(yīng)用產(chǎn)品，例如低成本毫米級帶寬無線收發(fā)器、無源RFID讀數(shù)器以及...
2017-02-08 標(biāo)簽： 765
Single KU115 Prodigy? Logic Module
Single KU115 Prodigy Logic Module是采用了S2C的第六代原型技術(shù)的，基于賽靈思Kintex UltraScale XCKU115 FPGA的SoC/ASIC原型系統(tǒng)，是一款理想的面向物聯(lián)網(wǎng)應(yīng)用和其他中小規(guī)模設(shè)計的FPGA原型解決方案。其擁有...
2017-02-08 標(biāo)簽： 1614
基于FPGA的硬件在環(huán)（HIL）測試系統(tǒng)助力新能源汽車開發(fā)
近幾年來新能源汽車逐漸進(jìn)入人們的生活，各大汽車品牌都在推出自己的電動汽車系列，如特斯拉、寶馬、北汽、比亞迪、江淮等汽車廠商。新能源汽車的開發(fā)過程中最重要的要屬電池管理系統(tǒng)...
2017-02-08 標(biāo)簽： 898
世界處理器巨頭舞臺上的中國身影
導(dǎo)引 Hot Chips——世界處理器行業(yè)的技術(shù)峰會，ARM、Intel、NVIDIA、微軟等巨頭的舞臺。今年，一家來自于中國的深度學(xué)習(xí)創(chuàng)業(yè)公司得到了全世界處理器行業(yè)專家的認(rèn)可，登上了Hot Chips的演講臺，向...
2017-02-08 標(biāo)簽： 517
Xilinx 誠邀您參加 2016 Club Vivado 用戶群大會
一年一度的 Club Vivado 用戶群大會即將在全球 9 大城市舉行。Xilinx 誠摯歡迎全球的 Vivado 用戶參與到這一免費活動中。您將有機會與 1,000 多位設(shè)計工程師同行及 Xilinx 技術(shù)專家共聚一堂。 在這為...
2017-02-08 標(biāo)簽： 362
中國政府帶頭沖 EtherCAT/POWERLINK潛力十足
網(wǎng)絡(luò)在智能工廠中扮演舉足輕重的角色，各種傳感器和設(shè)備機臺都需要透過工業(yè)網(wǎng)絡(luò)互相鏈接，才能實現(xiàn)智慧工廠的愿景。由以太網(wǎng)絡(luò)(Ethernet)協(xié)議衍生出來的工業(yè)以太網(wǎng)絡(luò)協(xié)議種類繁多，其中...
2017-02-08 標(biāo)簽： 997
HSA峰會召開在即，報名參會人員遠(yuǎn)超預(yù)期
2016年全球異構(gòu)計算HSA峰會將于8月22日在北京拉開帷幕，本次峰會為期兩天，由全球異構(gòu)系統(tǒng)架構(gòu)（HSA）聯(lián)盟和中國半導(dǎo)體行業(yè)協(xié)會（CSIA）共同主辦，并得到了網(wǎng)信辦、工信部和北京經(jīng)濟技術(shù)開...
2017-02-08 標(biāo)簽： 351
RGB Spectrum公司推出高性能實時視頻顯示系統(tǒng)MediaWall V
RGB Spectrum公司成立于1987年，總部位于美國加利福尼亞州，是一家為視聽、工業(yè)和軍事應(yīng)用領(lǐng)域提供現(xiàn)金視頻圖形產(chǎn)品的業(yè)界領(lǐng)先設(shè)計商與制造商。RGB Spectrum 的產(chǎn)品具備先進(jìn)的功能、業(yè)經(jīng)證實的...
2017-02-08 標(biāo)簽： 434
激情十年，熱烈祝賀 Xilinx 中國大學(xué)合作十周年
2016年8月16日， 賽靈思“OpenHW 開源硬件與全可編程論壇暨Xilinx中國大學(xué)合作十周年慶典” 在上海浦東錦江湯臣洲際大酒店隆重舉行， 來自中國大陸、香港及新加坡數(shù)百所高校的教授、開源硬件...
2017-02-08 標(biāo)簽： 330
比CPU/GPU 速度更快、能效更高的 CNN 處理器
先睹為快！ 本周在美國加利福尼亞庫珀蒂諾Flint Center for the Performing Arts (弗林特劇場)舉行的?Hot Chips?2016?展上，來自中國的深鑒科技公司 （DeePhi Tech）推出了一個名為亞里士多德 （Aristotle）...
2017-02-08 標(biāo)簽： 633
Adam Taylor玩轉(zhuǎn)MicroZed系列68：AXI DMA Ⅲ,軟件部分
上周的博客中我們完成了硬件的搭建，并且把硬件部分導(dǎo)入到SDK，見Adam Taylor’s MicroZed Chronicles Part 67: AXI DMA II，下一步通過寫一個簡單的程序來實現(xiàn)將XADC核的數(shù)據(jù)進(jìn)行導(dǎo)入。 首先，我們需要配...
2017-02-08 標(biāo)簽： 604
Zynq UltraScale+ MPSoC系列有多少SerDes接口？
作者：Steve Leibson, 賽靈思戰(zhàn)略營銷與業(yè)務(wù)規(guī)劃總監(jiān) 在高性能系統(tǒng)中越來越多地使用高速串行互聯(lián)意味著你會在Zynq UltraScale+ MPSoC系列中的11款器件中發(fā)現(xiàn)很多Gbps串行端口。有多少呢？我查閱了...
2017-02-08 標(biāo)簽： 911
VIVADO中使用MB如何配置冷啟動
很多客戶用過ISE中的MB，最近大家都開始玩7系列和VIVADO，如果依然需要MB，如何配置冷啟動呢？VIVADO和ISE在MB配置過程有一些區(qū)別的。 step如下： A. 使用SDK已經(jīng)完成了基本的功能調(diào)試，并產(chǎn)生了...
2017-02-08 標(biāo)簽： 770
Design Complexity、congestion、Timing
隨著FPGA規(guī)模越來越大，設(shè)計本身的復(fù)雜度也同樣增加。Xilinx UFDM中也經(jīng)常提到了Design Complexity這樣一個概念。Timing/Complexity/congestion是每一個大的設(shè)計都需要考慮和均衡的三要素。 什么樣的設(shè)計...
2017-02-08 標(biāo)簽： 5843
Microsoft Visual Studio中使用Vivado HLS的任意精度數(shù)據(jù)類型
很多軟件工程師習(xí)慣于在Microsoft Visual Studio(MVS)開發(fā)環(huán)境中編程，這就帶來了一個問題，如何讓MVS支持Vivado HLS的任意精度數(shù)據(jù)類型，譬如 ap_int, ap_uint, ap_fixed 和ap_ufixed。好在MVS提供了無縫接口。...
2017-02-08 標(biāo)簽： 796
Vivado中用HDL定義BRAM存儲器并用updatemem合成bit文件
最近被這么一個工作折騰了好幾天：一個非IPI的Vivado工程（需要全部Verilog手寫），在Artix-7 FPGA中實現(xiàn)了一個ARM Cortex-M0 DesignStart軟核（老版，沒有debug模塊），存放ARM程序的存儲器是實現(xiàn)在FPGA片...
2017-02-08 標(biāo)簽： 5952
FPGA從Xilinx 的7系列學(xué)起（16）
上圖中的FIR濾波器的結(jié)構(gòu)被叫做轉(zhuǎn)置型I的濾波器，并且使用了流水線。這種架構(gòu)使用了級聯(lián)的方式，充分利用了DSP Slice的結(jié)構(gòu)。 這個例子顯示了一個小的4抽頭濾波器。輸入數(shù)據(jù)通過左側(cè)流水線...
2017-02-08 標(biāo)簽： 257
Xilinx 7 系列的時鐘資源（1）
談到數(shù)字邏輯，談到FPGA設(shè)計，每位工程師都離不開時鐘。這里我們簡單介紹一下xilinx 7 系列中的時鐘資源。時鐘設(shè)計的好壞，直接影響到布局布線時間、timing的收斂情況，F(xiàn)PGA的時鐘設(shè)計非常重...
2017-02-08 標(biāo)簽： 1240
Xilinx 7 Series FPGA時鐘網(wǎng)絡(luò)的區(qū)別（BUFG，BUFGR，BUFIO）
當(dāng)Xilinx 7Series FPGA中，存在3種主要的時鐘網(wǎng)絡(luò)：BUFG，BUFR，BUFIO以及他們所衍生出的各種變種。那么他們有什么主要特點和區(qū)別呢？ BUFIO是IO時鐘網(wǎng)絡(luò)，顧名思義，它只能驅(qū)動IO Block里面的邏輯，...
2017-02-08 標(biāo)簽： 3482
HLS系列 – High Level Synthesis(HLS) 的一些基本概念3
繼續(xù)HLS的基本概念。 Latency 和 Interval（II）的區(qū)別 當(dāng)HLS綜合完后，在performance報告中，會看到這2個指標(biāo)，它們都跟性能相關(guān)。那么這兩個參數(shù)的區(qū)別和含義具體是什么呢 Latency：第一個輸入，到...
2017-02-08 標(biāo)簽： 1375
HLS系列 – High Level Synthesis(HLS) 的一些基本概念2
1. HLS僅支持一個主時鐘和復(fù)位 因此，目前還沒有辦法完全用HLS做出一個多時鐘域的設(shè)計。 2. 對于同一個參數(shù)，HLS可以綜合出各種各樣的端口類型 這也需要額外的約束去進(jìn)行設(shè)置 3. 雖然一個c函...
2017-02-08 標(biāo)簽： 491
HLS系列 – High Level Synthesis(HLS) 的一些基本概念1
相信通過前面5篇fir濾波器的實現(xiàn)和優(yōu)化過程，大家對HLS已經(jīng)有了基本的認(rèn)識。是時候提煉一些HLS的基本概念了。 HLS支持C，C++，和SystemC作為輸入，輸出為Verilog（2001）和VHDL（2000），綜合過程中...
2017-02-08 標(biāo)簽： 1185
Timing收斂 – 如何消除Hold Timing違例
通常情況下，HoldTiming是由工具自動去檢查并滿足的，人為可以干預(yù)的地方很少。如果你的設(shè)計在布局布線后，出現(xiàn)了hold timing違例的情況，那么你可以參考下本文提出的3點建議，看看能否改善...
2017-02-08 標(biāo)簽： 9327
HLS系列 – High LevelSynthesis(HLS) 從一個最簡單的fir濾波器開始5
在這個系列的前4篇文章“HighLevel Synthesis(HLS) 從一個最簡單的fir濾波器開始1-4”中，我們從一個最簡單的FIR濾波器，一步步優(yōu)化，得到了一個資源和Latency都比較理想的HLS綜合結(jié)果。我們先回顧下...
2017-02-08 標(biāo)簽：FIR 1074
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
