可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA的音樂蜂鳴器設(shè)計案例解析
蜂鳴器是一種一體化結(jié)構(gòu)的電子訊響器，采用直流電壓供電，廣泛應(yīng)用于計算機、打印機、復(fù)印機、報警器、電子玩具、汽車電子設(shè)備、電話機、定時器等電子產(chǎn)品中作發(fā)聲器件。...
在FPGA開發(fā)板上實現(xiàn)基于立體視覺的SLAM
SLAM（同步定位和地圖繪制）在自動駕駛、AGV 和無人機等各種應(yīng)用中引起了人們的廣泛關(guān)注。...
ISE中ChipScope使用教程
ChipScope是Xilinx提供的一個校驗FPGA設(shè)計的工具。它的本質(zhì)是一個虛擬的邏輯分析儀，能調(diào)用FPGA內(nèi)部的邏輯資源對代碼中的各個變量進行抓取分析。...
2023-05-08 標(biāo)簽：FPGA設(shè)計led燈ROM計數(shù)器 9559
FPGA原型系統(tǒng)裝配文件：Assign Traces介紹
多片F(xiàn)PGA原型驗證系統(tǒng)的拓撲連接方式各不相同，理想的多片F(xiàn)PGA原型驗證系統(tǒng)應(yīng)該可以靈活配置，可以使用其相應(yīng)的EDA工具...
2023-05-08 標(biāo)簽：FPGA設(shè)計連接器EDA工具socRTL 968
基于FPGA的PCI Express橋接解決方案
FPGA 為系統(tǒng)設(shè)計提供了極其靈活的可編程平臺。包含 IP 內(nèi)核、硬件平臺、演示設(shè)計、驅(qū)動程序和軟件的綜合解決方案包使設(shè)計人員能夠縮短開發(fā)周期，同時降低設(shè)計的復(fù)雜性。...
基于FPGA的PLC解決方案
PLC的主機部分由中央處理器、輸入/輸出接口（I/0接口）通信、擴展接口、儲存器、設(shè)備接口和電源等部分構(gòu)成。其中，基于京微齊力FPGA HME-M7和舜銘存儲鐵電存儲器PB85RS2MC的PLC系統(tǒng)已成為最佳解...
FPGA無限通信技巧—位交織
QAM調(diào)制技術(shù)用兩路獨立的基帶信號對頻率相同、相位正交的兩個載波進行調(diào)幅，并將已調(diào)信號加在一起進行傳輸。nQAM代表n個狀態(tài)的正交調(diào)幅，一般有二進制(4QAM)、四進制(16QAM)、八進制(64QA...
FPGA時鐘頻率時序問題調(diào)試經(jīng)驗總結(jié)
隨著FPGA對時序和性能的要求越來越高，高頻率、大位寬的設(shè)計越來越多。在調(diào)試這些FPGA樣機時，需要從寫代碼時就要小心謹慎，否則寫出來的代碼可能無法滿足時序要求。...
2023-05-06 標(biāo)簽：FPGA數(shù)據(jù)總線時鐘信號 1667
FPGA設(shè)計中大位寬、高時鐘頻率時序問題調(diào)試經(jīng)驗總結(jié)
時鐘周期約束：用戶需要將設(shè)計中的所有時鐘進行約束后，綜合器才能進行合理的靜態(tài)時序分析。一個設(shè)計中的時鐘主要分為兩類：主時鐘和生成時鐘。主時鐘包括由全局時鐘引腳接入的時鐘、...
IP庫新增10多個功能IP簡介
一直想做一個可以供大家學(xué)習(xí)、使用的開源IP庫，類似OpenCores，OC上IP在領(lǐng)域內(nèi)的IP很少，通用性強一點，所以作為OC的“補充”，所以做了一個開源IP庫，...
2023-05-06 標(biāo)簽：FPGA設(shè)計接收器FIRRGB多相濾波器 1904
AMBA4 SystemVerilog Asseration驗證
ARM所推出的AMBA4總線相對來講還是應(yīng)用廣泛的。無論是芯片設(shè)計里還是FPGA設(shè)計里，時常能見到AMBA4總線的身影。...
2023-05-05 標(biāo)簽：ARMFPGA設(shè)計AMBA總線SVA 1680
廣立微大數(shù)據(jù)平臺全線升級 為芯片全生命周期保駕護航
4月28日，杭州廣立微電子股份有限公司（簡稱“廣立微”）在上海成功舉辦了“Semitronix DATAEXP User Forum暨新品發(fā)布會”。會上，廣立微重磅發(fā)布了DATAEXP-YMS、DATAEXP-DMS及DATAEXP-General等多款產(chǎn)品，實...
2023-05-04 標(biāo)簽：芯片 1212
中端市場出現(xiàn)填空機遇 FPGA未來局勢分析
根據(jù)Frost&Sullivan發(fā)布的數(shù)據(jù)顯示，2021年全球FPGA市場規(guī)模為68.6億美元，相較2020年的60.8億美元，同比增長 12.8%。對于未來發(fā)展趨勢，F(xiàn)rost&Sullivan預(yù)測，全球FPGA需求將從2021年的68.6億美元增長...
半導(dǎo)體存儲器和可編程邏輯器件簡介
半導(dǎo)體存儲器是一種能存儲大量二值信息的半導(dǎo)體器件。在電子計算機以及其他一些數(shù)字系統(tǒng)的工作過程中，都需要對大量的數(shù)據(jù)進行存儲。因此，存儲器也就成為了數(shù)字系統(tǒng)不可缺少的組成部...
2023-05-04 標(biāo)簽：FPGAROMPROM半導(dǎo)體存儲器可編程邏輯器件 1186
選擇FPGA和GPU用于基于AI的應(yīng)用的好處
人工智能 （AI） 是指能夠以與人類相同的方式做出決策的非人類機器智能。這包括沉思、適應(yīng)性、意圖能力和判斷力。機器視覺、機器人自動化、認知計算、機器學(xué)習(xí)和計算機視覺都是人工智...
2023-05-04 標(biāo)簽：計算機人工智能機器學(xué)習(xí) 2048
基于FPGA的直方圖拉伸方案
在視頻處理中，為了能夠?qū)崟r調(diào)節(jié)圖像的對比對，通常需要對直方圖進行拉伸處理。...
FCBGA基板技術(shù)的發(fā)展趨勢及應(yīng)用前景展望
倒裝芯片球柵格陣列（FCBGA）基板作為人工智能、5G、大數(shù)據(jù)、高性能計算、智能汽車和數(shù)據(jù)中心等新興需求應(yīng)用的CPU、圖形處理器（GPU）、FPGA等高端數(shù)字芯片的重要載體...
高云半導(dǎo)體亮相硅谷SOC-IP 2023
高云半導(dǎo)體亮相硅谷SOC-IP 2023年度展會。SOC-IP展會是一個年度性質(zhì)的展覽會，匯聚了來自全球的SOC設(shè)計公司、IP供應(yīng)商、EDA工具公司、嵌入式系統(tǒng)設(shè)計公司等專業(yè)領(lǐng)域的參展商，展示他們的最新...
2023-04-28 標(biāo)簽：FPGA硅谷高云半導(dǎo)體 3253
如何對SoC進行手動FPGA分區(qū)
對SoC芯片要進行FPGA原型驗證，假如設(shè)計較大，要將SoC中不同功能模塊或者邏輯模塊分別分配到特定的FPGA，那么對SoC的分割策略尤為重要...
按鍵抖動消除verilog設(shè)計
按鍵作為一種機械開關(guān)，在進行按鍵操作時，機械接觸點的彈性及電壓突變等原因，在機械開關(guān)合閉的時候會出現(xiàn)電壓抖動，因此在實際的應(yīng)用當(dāng)中需要做一定的處理。...
2023-04-27 標(biāo)簽：FPGA設(shè)計觸發(fā)器FPGA芯片 2600
為什么嵌入式FPGA（eFPGA）IP是ADAS應(yīng)用的理想選擇？
作者：Pascal Ravillion，Achronix產(chǎn)品營銷高級經(jīng)理 了解 eFPGA IP 的基礎(chǔ)知識，它的優(yōu)點，以及為什么它將成為未來先進駕駛輔助系統(tǒng)（ ADAS ）技術(shù)的關(guān)鍵要素。 提高汽車電氣化和自動駕駛的一個主要...
2023-04-26 標(biāo)簽： 1875
FPGA工作原理及應(yīng)用
每個FPGA制造商都有其獨特的架構(gòu)規(guī)范。關(guān)鍵組件、原則和功能包括： 1.可配置的邏輯塊 現(xiàn)場可編程門陣列的基本構(gòu)建模塊是CLB。它是一個邏輯單元，可以設(shè)置或編程以執(zhí)行特定任務(wù)。...
SoC的RTL移植到FPGA的RTL修改啥？
盡管對于工程師而言目標(biāo)始終是以原始形式對SoC源RTL進行原型化，但在原型化工作的早期，SoC設(shè)計必須進行必要的修改，以適應(yīng)FPGA原型系統(tǒng)。...
2023-04-26 標(biāo)簽：SoC設(shè)計RTLFPGA技術(shù)FPGA技術(shù)PADRTLSoC設(shè)計 1950
FPGA雙端口RAM的使用簡述
RAM ：隨機存取存儲器（random access memory，RAM）又稱作“隨機存儲器”。...
2023-04-25 標(biāo)簽：存儲器RAMFPGA開發(fā)隨機存取存儲器 9161
FIFO使用及其各條件仿真介紹
FIFO（First In First Out ）先入先出存儲器，在FPG設(shè)計中常用于跨時鐘域的處理，F(xiàn)IFO可簡單分為同步FIFO和異步FIFO。...
2023-04-25 標(biāo)簽：FPGA設(shè)計存儲器FIFO存儲時鐘源 6346
AD9361數(shù)據(jù)路徑在低電壓差分信號（LVDS）模式下運行
接下來將介紹AD9361數(shù)據(jù)路徑在低電壓差分信號（LVDS）模式下運行。AD9361數(shù)據(jù)接口使用并行總線（P0和P1）在AD9361和BBP之間傳輸數(shù)據(jù)樣本。...
2023-04-25 標(biāo)簽：CMOS差分信號lvds接口FPGA開發(fā)AD9361CMOSFPGA開發(fā)lvds接口差分信號 10222
萊迪思MachXO5T-NX系列FPGA低功耗解決方案
萊迪思憑借MachXO系列FPGA在控制功能方面長期處于領(lǐng)先地位。這些FPGA為當(dāng)今數(shù)據(jù)中心、通信基礎(chǔ)設(shè)施和工業(yè)系統(tǒng)不斷增長的計算需求提供了理想的低功耗解決方案。...
SRIO IP核的三層協(xié)議的作用解析
SRIO這種高速串口復(fù)雜就復(fù)雜在它的協(xié)議上，三層協(xié)議：邏輯層，傳輸層以及物理層。 數(shù)據(jù)手冊會說這三層協(xié)議是干什么的呢？也就是分工（【FPGA】SRIO IP核系統(tǒng)總覽以及端口介紹（一）（U...
FPGA上可以用一個比較器實現(xiàn)ADC的功能？2
多數(shù)FPGA芯片上沒有ADC的功能，而一些應(yīng)用則需要用到ADC對一些模擬信號，比如直流電壓等進行量化，有沒有特別簡單、低成本的實現(xiàn)方法呢？...
FPGA上可以用一個比較器實現(xiàn)ADC的功能？1
多數(shù)FPGA芯片上沒有ADC的功能，而一些應(yīng)用則需要用到ADC對一些模擬信號，比如直流電壓等進行量化，有沒有特別簡單、低成本的實現(xiàn)方法呢？...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
