可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
如何去實(shí)現(xiàn)一個(gè)半加器電路的設(shè)計(jì)呢？
加法器用于兩個(gè)數(shù)或者多個(gè)數(shù)的加和，加法器又分為半加器（half adder）和全加器（full adder）。...
always組合邏輯塊的講解和譯碼器的實(shí)現(xiàn)
always 語句是重復(fù)執(zhí)行的。always 語句塊從 0 時(shí)刻開始執(zhí)行其中的行為語句；當(dāng)執(zhí)行完最后一條語句后，便再次執(zhí)行語句塊中的第一條語句，如此循環(huán)反復(fù)。...
2023-05-22 標(biāo)簽：FPGA設(shè)計(jì)led燈譯碼器FPGA設(shè)計(jì)led燈仿真電路譯碼器 4892
多路選擇器設(shè)計(jì)
組合邏輯電路的輸出信號(hào)只與當(dāng)前時(shí)刻的輸入信號(hào)有關(guān)，與其他時(shí)刻的輸入狀態(tài)無關(guān)，無存儲(chǔ)電路或反饋電路。...
基于FPGA開發(fā)板點(diǎn)亮LED燈
設(shè)計(jì)規(guī)劃--波形繪制--編寫代碼--代碼編譯--編寫testbench--對(duì)比波形--綁定管腳--全編譯--上板驗(yàn)證...
2023-05-22 標(biāo)簽：led燈時(shí)序電路RTLFPGA開發(fā)板 1864
聊一聊FPGA中的IP都是怎么區(qū)分的呢？
現(xiàn)今的FPGA設(shè)計(jì)規(guī)模越來越龐大，功能越來越復(fù)雜，因此FPGA設(shè)計(jì)的每個(gè)部分都從頭開始著手是不切實(shí)際的。...
2023-05-22 標(biāo)簽：FPGA設(shè)計(jì)寄存器EDA工具RTL 3091
英特爾FPGA的三個(gè)關(guān)鍵戰(zhàn)略重點(diǎn)
整個(gè)可編程邏輯行業(yè)正以相當(dāng)快的速度增長，行業(yè)和客戶如何跟上市場步伐，并在市場中脫穎而出？...
FPGA設(shè)計(jì)的基本流程
FPGA是一種可編程邏輯器件，與傳統(tǒng)的硬連線電路不同，它具有高度的可編程性和靈活性。...
FPGA分頻器的設(shè)計(jì)方法
FPGA分頻器是一種常用于數(shù)字信號(hào)處理、通信系統(tǒng)、雷達(dá)系統(tǒng)等領(lǐng)域的電路，其作用是將信號(hào)分成多個(gè)頻段。...
介紹FPGA奇偶校驗(yàn)的基本原理及實(shí)現(xiàn)方法
在數(shù)字電路中，數(shù)據(jù)的正確性非常重要。為了保證數(shù)據(jù)的正確性，在傳輸數(shù)據(jù)時(shí)需要添加一些冗余信息，以便在接收端進(jìn)行校驗(yàn)。...
詳細(xì)介紹FPGA狀態(tài)機(jī)的設(shè)計(jì)和應(yīng)用
FPGA的特點(diǎn)是并行執(zhí)行，但如果需要處理一些具有前后順序的事件，就需要使用狀態(tài)機(jī)。...
2023-05-22 標(biāo)簽：FPGA寄存器觸發(fā)器狀態(tài)機(jī) 2096
FPGA中的異步復(fù)位or同步復(fù)位or異步復(fù)位同步釋放
在FPGA設(shè)計(jì)中，復(fù)位電路是非常重要的一部分，它能夠確保系統(tǒng)從初始狀態(tài)開始啟動(dòng)并保證正確運(yùn)行。...
2023-05-22 標(biāo)簽：FPGA設(shè)計(jì)寄存器計(jì)數(shù)器觸發(fā)器復(fù)位電路 2008
通過FPGA實(shí)現(xiàn)一個(gè)以太網(wǎng)控制器MAC的實(shí)例
一般所說的以太網(wǎng)協(xié)議是指根據(jù) IEEE 802.3 規(guī)范制定的局域網(wǎng)協(xié)議（LAN，Local AreaNetwork）中的 CSMA/CD 協(xié)議。目前，以太網(wǎng)通信常用的介質(zhì)是雙絞線和光纖。...
2023-05-22 標(biāo)簽：FPGA控制器以太網(wǎng)嵌入式系統(tǒng)FPGARS-485接口以太網(wǎng)嵌入式系統(tǒng)控制器控制器 2911
多片F(xiàn)PGA原型平臺(tái)中的啟動(dòng)同步研究
假如給定FPGA內(nèi)的時(shí)鐘沒有正確運(yùn)行，那么我們多片F(xiàn)PGA系統(tǒng)的整體將不能同時(shí)啟動(dòng)，這將有可能是致命的。...
FPGA原型驗(yàn)證中分割引擎的重要性解析
FPGA原型驗(yàn)證的原理是將芯片RTL代碼綜合到FPGA上來驗(yàn)證芯片的功能。對(duì)于目前主流行業(yè)應(yīng)用而言，芯片規(guī)模通常達(dá)到上億門甚至數(shù)十億門，一顆FPGA的容量難以容納下芯片的所有邏輯功能。...
芯片設(shè)計(jì)小經(jīng)驗(yàn)—異步電路跨時(shí)鐘域小結(jié)
關(guān)于異步電路，是面試?yán)锉粏柕淖疃嗟牟糠?，網(wǎng)上也有很多很多的總結(jié)文章。這里有兩個(gè)原因。第一，這是一種比較成熟的通用設(shè)計(jì)手段，電路結(jié)構(gòu)也比較經(jīng)典。第二是因?yàn)檫@塊設(shè)計(jì)在項(xiàng)目中真...
2023-05-18 標(biāo)簽：FPGAEDA工具異步電路同步器FIFO存儲(chǔ) 3084
為什么FPGA在原型驗(yàn)證中越來越重要
當(dāng)前，智能手機(jī)AP（應(yīng)用處理器）的迭代周期已經(jīng)縮短到每年一次。事實(shí)上現(xiàn)在消費(fèi)電子很多SoC（片上系統(tǒng)）都是每年更新一代產(chǎn)品，甚至是一些定制性的ASIC（專用集成電路）也在以12-18個(gè)月的...
在高速設(shè)計(jì)中跨多個(gè)FPGA分配復(fù)位信號(hào)
SoC設(shè)計(jì)中通常會(huì)有“全局”同步復(fù)位，這將影響到整個(gè)設(shè)計(jì)中的大多數(shù)的時(shí)序設(shè)計(jì)模塊，并在同一時(shí)鐘沿同步釋放復(fù)位。...
2023-05-18 標(biāo)簽：FPGASoC設(shè)計(jì)PADRTL同步器 606
Vivado Design Suite 用戶指南介紹
DFX 是由多個(gè)部分組成的綜合性解決方案。這些要素包括：AMD 芯片能進(jìn)行動(dòng)態(tài)重配置，Vivado 軟件流程支持編譯設(shè)計(jì)（從 RTL 到比特流），以及各種補(bǔ)充性功能特性（如 IP）。...
2023-05-18 標(biāo)簽：芯片編程FPGA技術(shù) 1388
常用FPGA/CPLD設(shè)計(jì)思想與技巧
都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。...
季豐電子推射頻FPGA開發(fā)板套件GF-FPGA-ZU47方案
FPGA、可編程SoC的領(lǐng)先者AMD公司一直致力于為客戶提供高效、高性能的硬件解決方案，協(xié)助完成構(gòu)思從原型階段到批量生產(chǎn)的整個(gè)過程。...
看一下多片F(xiàn)PGA原型驗(yàn)證系統(tǒng)的時(shí)鐘同步
SoC設(shè)計(jì)是一個(gè)整體的芯片設(shè)計(jì)，最終整個(gè)設(shè)計(jì)將在統(tǒng)一到一塊硅片上完成整個(gè)芯片...
2023-05-16 標(biāo)簽：FPGA緩沖器SoC設(shè)計(jì)RTL 1301
FPGA應(yīng)用設(shè)計(jì)優(yōu)秀電源管理解決方案
FPGA 的輸入電源不是固定的，輸入電壓在很大程度上取決于實(shí)際的邏輯電平以及 FPGA 所實(shí)現(xiàn)的設(shè)計(jì)。...
2023-05-15 標(biāo)簽：FPGA電源管理DC-DC轉(zhuǎn)換器電源電壓 1145
如何在FPGA中進(jìn)行簡單和復(fù)雜的數(shù)學(xué)運(yùn)算？
由于FPGA可以對(duì)算法進(jìn)行并行化，所以FPGA 非常適合在可編程邏輯中實(shí)現(xiàn)數(shù)學(xué)運(yùn)算。...
2023-05-15 標(biāo)簽：FPGA控制系統(tǒng)寄存器累加器 4462
Xilinx 7系列FPGA高性能接口與2.5V/3.3V外設(shè)IO接口設(shè)計(jì)
Xilinx 7系列FPGA IO Bank分為HP Bank和HR Bank，HP IO接口電壓范圍為1.2V~1.8V，可以實(shí)現(xiàn)高性能，HR IO接口電壓范圍為1.2V~3.3V。...
2023-05-15 標(biāo)簽：轉(zhuǎn)換器電阻器FPGA設(shè)計(jì)場效應(yīng)晶體管 6753
FPGA時(shí)序邏輯電路寄存器講解
時(shí)序邏輯電路會(huì)復(fù)雜很多，強(qiáng)烈推薦mooc上華中科技大學(xué)的數(shù)字電路與邏輯設(shè)計(jì)，是我看過講得最清楚的數(shù)電課。...
2023-05-14 標(biāo)簽：FPGA寄存器時(shí)序邏輯電路時(shí)序FPGA寄存器數(shù)電時(shí)序時(shí)序邏輯電路 3636
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
