完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>
標簽 > 信號完整性
信號完整性是指信號在傳輸路徑上的質(zhì)量，傳輸路徑可以是普通的金屬線，可以是光學(xué)器件，也可以是其他媒質(zhì)。信號具有良好的信號完整性是指當(dāng)在需要的時候，具有所必需達到的電壓電平數(shù)值。差的信號完整性不是由某一單一因素導(dǎo)致的，而是板級設(shè)計中多種因素共同引起的。
文章：778個 瀏覽：98314次 帖子：182個
大家在進行FPGA選型時都會看見一個參數(shù)：Speed Grade，這就是芯片的速度等級。
串行系列：預(yù)加重與均衡的優(yōu)缺點總結(jié)
在這對于預(yù)加重與均衡的優(yōu)缺點稍微做一下總結(jié)： 1.預(yù)加重實現(xiàn)起來比均衡要簡單，功耗低一些。 2.預(yù)加重增益不能做太大，一個1.1Vpp的輸出不可能預(yù)加重...
下圖是PCB走線排板時常見的微帶線(左圖)和帶狀線(右圖)的電磁場分布示意圖，其電力線從走線層發(fā)出，終止于相關(guān)平面層，相關(guān)平面層不一定是地線層，可以是電源層
之前提到過，在一對差分傳輸線上有可能出現(xiàn)幾種不同的信號狀態(tài)。如下圖。我們把情況二稱為傳輸線的奇模狀態(tài)，把情況三稱為傳輸線的偶模狀態(tài)。
隨著嵌入式AI芯片各種智能終端設(shè)備應(yīng)用的增加，一般的處理器已經(jīng)無法滿足終端設(shè)備智能特性的需求，所以越來越多的芯片制造商側(cè)重開發(fā)AI芯片，AI芯片初創(chuàng)公司...
作者一直覺得，善待和重視每個產(chǎn)品。產(chǎn)品簡單，但是背后隱藏的東西卻很多。量產(chǎn)近十年的產(chǎn)品，因為缺芯問題也不得不改版。盡管不想改，但是市場供應(yīng)非常嚴峻。那既...
通過25 Gbps串行多通道收發(fā)器PCB設(shè)計工程實例
在SERDES仿真中，需要通道模型、收發(fā)端芯片模型。隨著數(shù)據(jù)速率的提升，則需要更多的參數(shù)模型，例如抖動、串?dāng)_以及電源噪聲。數(shù)據(jù)速率的提升也帶動了SER...
高級封裝技術(shù)：創(chuàng)建接近單片互連性能的封裝上互連
在過去的幾年中，已經(jīng)發(fā)布了許多涉及用于半導(dǎo)體器件的高級封裝體系結(jié)構(gòu)的公告。這些架構(gòu)為產(chǎn)品設(shè)計人員提供了極大的靈活性，使其能夠異構(gòu)集成在封裝上不同硅工藝上...
2021-04-01 標簽：信號完整性系統(tǒng)設(shè)計半導(dǎo)體器件 5.7k 0
一篇文章了解S參數(shù)的相關(guān)應(yīng)用背景
在EDA仿真結(jié)果中，S參數(shù)是一個經(jīng)常被提及的結(jié)果，關(guān)于S參數(shù)詳細內(nèi)容，其實不管是網(wǎng)上還是教科書都有較規(guī)范的介紹，但是大多數(shù)并不適用沒有EDA背景的讀者。
信號完整性分析著眼于BER（誤碼率），著眼于發(fā)送器，參考時鐘，通道和接收器的性能。電源完整性著眼于PDN提供恒定電壓電源軌和低阻抗返回路徑的能力。
在實際的應(yīng)用場景中，會遇到多種信號完整性問題，典型問題有如下幾種：反射、串?dāng)_，電源/地噪，時序等。其中，發(fā)射和串?dāng)_是引起信號完整性問題的兩大主要原因。
自動駕駛，虛擬和增強現(xiàn)實以及大數(shù)據(jù)分析等很多需求目前都在推動更快的數(shù)據(jù)傳輸和海量數(shù)據(jù)的處理。
最后要解決的問題是，如果在相鄰的地層和分割電源層之間有一層非常薄的介質(zhì)層，那么它將作為通過分割層時更好的返回路徑。
要解決這些影響PCB信號傳輸完整性的問題，這就需要工程師采取的一些應(yīng)對措施。電源層對電流方向不限制，返回線可沿著最小阻抗即與信號線最接近的路徑走。這就可...
技術(shù)資訊 I 信號完整性與阻抗匹配的關(guān)系
本文要點PCB走線和IC走線中的阻抗控制主要著眼于預(yù)防反射。防止互連路徑上發(fā)生反射，可確保功率傳輸至負載，同時避免其他信號完整性問題。使用集成場求解器的...
存儲深度，也稱為記錄長度，是指示波器能夠連續(xù)捕獲和存儲的采樣點數(shù)。它決定了示波器能夠捕獲的波形的時間長度，以及能夠分辨的最小時間間隔。
在產(chǎn)生噪聲的通道中，接收靈敏度顯著下降，但使用新的噪聲濾波器后，HDMI時鐘引起的窄帶噪聲有所減少，接收靈敏度也得到改善。
每次串行數(shù)據(jù)速率提高，其都會暴露出掩蓋在低速下的問題。許多這些問題是因為PCB走線、過孔和連接器中發(fā)生損耗引起的信號完整性下降而造成的。
Incr Delay是由于SI信號完整性（比如cross talk、電磁等）造成的增量延時，也稱為噪聲延遲（incr delay）。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機器人發(fā)燒友
