完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 寄存器
寄存器是中央處理器內(nèi)的組成部分。寄存器是有限存貯容量的高速存貯部件，它們可用來暫存指令、數(shù)據(jù)和地址。在中央處理器的控制部件中，包含的寄存器有指令寄存器（IR）和程序計(jì)數(shù)器（PC）。在中央處理器的算術(shù)及邏輯部件中，存器有累加器（ACC）。
文章：3714個(gè) 瀏覽：130546次 帖子：6135個(gè)
設(shè)計(jì)Verilog時(shí)為什么要避免Latch的產(chǎn)生呢？
鎖存器（Latch），是電平觸發(fā)的存儲單元，數(shù)據(jù)存儲的動作取決于輸入時(shí)鐘（或者使能）信號的電平值。僅當(dāng)鎖存器處于使能狀態(tài)時(shí)，輸出才會隨著數(shù)據(jù)輸入發(fā)生變化。
2023-06-02 標(biāo)簽：FPGA設(shè)計(jì)寄存器Verilog 3.5k 0
基于運(yùn)動控制卡TH0030A-MC和操作系統(tǒng)實(shí)現(xiàn)全電動化注塑機(jī)的設(shè)計(jì)
在國內(nèi)目前的注塑機(jī)行業(yè)里，使用液壓傳動的居多。對注塑機(jī)進(jìn)行全電機(jī)化是市場新要求，也是必然趨勢。采用伺服系統(tǒng)對注塑機(jī)進(jìn)行全電動化，是現(xiàn)在比較流行的做法。但...
2020-11-12 標(biāo)簽：寄存器變頻器操作系統(tǒng) 3.5k 0
淺談微控制器上運(yùn)行的片上 A/D 轉(zhuǎn)換器
大多數(shù)轉(zhuǎn)換器可以編程為自由運(yùn)行、定期采樣和存儲結(jié)果。需要注意的一點(diǎn)是，采樣率不是無限可編程的，因?yàn)樗鼈兪菚r(shí)鐘源的二進(jìn)制倍數(shù)。隨著采樣率的增加，讀取 A/...
2022-05-07 標(biāo)簽：微控制器寄存器AD轉(zhuǎn)換器 3.5k 0
上一章中我們已經(jīng)認(rèn)識了單片機(jī)，并且完成了開發(fā)環(huán)境的搭建，這章中我們正式開始進(jìn)入單片機(jī)編程的學(xué)習(xí)，本章的學(xué)習(xí)目標(biāo)是 點(diǎn)亮一盞LED燈 。
時(shí)鐘XOR自門控（Self Gating）基本思路和時(shí)鐘門控類似，都是當(dāng)寄存器中的數(shù)據(jù)保持不變時(shí)，通過關(guān)閉某些寄存器的時(shí)鐘信號來降低設(shè)計(jì)的動態(tài)功耗。不過...
中斷是指計(jì)算機(jī)在執(zhí)行期間，系統(tǒng)內(nèi)發(fā)生任何非尋常的或非預(yù)期的急需處理事件，使得CPU暫時(shí)中斷當(dāng)前正在執(zhí)行的程序而轉(zhuǎn)去執(zhí)行相應(yīng)的中斷服務(wù)程序（Interru...
從上面的定義來看，atomic_t實(shí)際上就是一個(gè)int類型的counter，不過定義這樣特殊的類型atomic_t是有其思考的：內(nèi)核定義了若干atomi...
賽靈思的FPGA有多種配置接口，如SPI，BPI，SeletMAP，Serial，JTAG等；如果從時(shí)鐘發(fā)送者的角度分，還可以分為主動Master（即由...
高速數(shù)字電路模塊通常以同步(synchronous)電路的形式實(shí)現(xiàn)，它們由一個(gè)或者多個(gè)時(shí)鐘驅(qū)動（觸發(fā)）。
點(diǎn)亮LED需要首先初始化。這塊STM32F4開發(fā)板的LED共有4個(gè)，都是鏈接到GPIO上的。
FPGA原型平臺的性能估計(jì)與應(yīng)用過程的資源利用率以及FPGA性能參數(shù)密切相關(guān)，甚至FPGA的制程也是一個(gè)因素。
?SoC設(shè)計(jì)：NoC 配置和實(shí)施流程
在“物理感知”NoC IP 中，前端設(shè)計(jì)人員可以使用來自物理布局團(tuán)隊(duì)的早期 IP 布局信息來預(yù)測實(shí)現(xiàn)能力并解決任何潛在的時(shí)序問題。
2023-06-12 標(biāo)簽：寄存器片上網(wǎng)絡(luò) 3.5k 0
Modbus RTU與Modbus ASCII有什么區(qū)別
串口通信：隨著計(jì)算機(jī)系統(tǒng)的應(yīng)用和微機(jī)網(wǎng)絡(luò)的發(fā)展，通信功能越來越顯得重要。這里所說的通信是指計(jì)算機(jī)與外界的信息交換。因此，通信既包括計(jì)算機(jī)與外部設(shè)備之間，...
復(fù)位那些小事—系統(tǒng)解復(fù)位的特殊處理
解復(fù)位就是復(fù)位撤離，系統(tǒng)解復(fù)位就是復(fù)位結(jié)束了系統(tǒng)準(zhǔn)備開始工作。
STM32F103單片機(jī)SysTick定時(shí)器概述
Cortex-M3內(nèi)核的處理器，內(nèi)部包含了一個(gè)SysTick定時(shí)器，SysTick是一個(gè)24位的倒計(jì)數(shù)定時(shí)器，當(dāng)計(jì)數(shù)到0時(shí)，將從ReLoad寄存器中自動...
采用FPGA芯片EPM7032和VHDL語言實(shí)現(xiàn)自動交通系統(tǒng)的應(yīng)用方案
隨著微電子技術(shù)的迅猛發(fā)展，可編程邏輯器件從20世紀(jì)70年代發(fā)展至今，其結(jié)構(gòu)、工藝、集成度、功能、速度、性能等方面都在不斷的改進(jìn)和提高；另外，電子設(shè)計(jì)自動...
IC設(shè)計(jì)：Verilog是如何實(shí)現(xiàn)RR輪詢調(diào)度的？
在設(shè)計(jì)中，我們經(jīng)常會用到RR（Round-Robin,RR）輪詢調(diào)度，用于保證在一個(gè)時(shí)間段內(nèi)的多個(gè)請求信號都能得到公平響應(yīng)。
2023-12-13 標(biāo)簽：寄存器IC設(shè)計(jì)Verilog 3.4k 0
Python 是一種廣泛使用的高級編程語言，提供了豐富的庫和功能，可以用于開發(fā)各種應(yīng)用程序。Python 可以在不同的操作系統(tǒng)上運(yùn)行，包括 32 位和 ...
2023-11-23 標(biāo)簽：寄存器編程語言應(yīng)用程序 3.4k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
