完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1697個(gè) 瀏覽:133717次 帖子:57個(gè)
PCI Express IP設(shè)計(jì)的過程與仿真介紹
了解在啟用PIPE模式的情況下創(chuàng)建PCI Express IP設(shè)計(jì)的過程,以便可以使用Mentor Graphics Questa Verificati...
Xilinx VC730 OTN測(cè)試開發(fā)平臺(tái)
了解Xilinx的VC730 OTN測(cè)試開發(fā)平臺(tái),適用于從1到400G的所有OTN應(yīng)用的快速開發(fā)。
UltraScale如何支持下一代Ultra系統(tǒng)
了解UltraScale如何支持下一代Ultra系統(tǒng)。
2019-01-08 標(biāo)簽:視頻賽靈思ultrascale 3.3k 0
Zerotech Dobby AI無人機(jī)與DeePhi的深度學(xué)習(xí)推理技術(shù)介紹
Zerotech Dobby AI是一款口袋大小的無人機(jī),它使用深度學(xué)習(xí)來檢測(cè)由Xilinx Zynq SoC器件驅(qū)動(dòng)的人體手勢(shì)。 該演示還將展示De...
了解有關(guān)設(shè)備樹的背景信息,各種類型的u-boot映像及其功能以及有關(guān)使用的內(nèi)容。 除了dumpimage工具從圖像中提取組件。
OpenCL的一個(gè)關(guān)鍵概念是將應(yīng)用程序問題劃分為多維問題空間。 被稱為N維內(nèi)核范圍的問題空間的每個(gè)塊在...之間并行執(zhí)行相同的計(jì)算。
2018-11-22 標(biāo)簽:內(nèi)核賽靈思應(yīng)用程序 3.3k 0
用于Zynq微處理器和可編程邏輯的新型操作系統(tǒng)Dyplo介紹
Xilinx的Dave Tokic與Topic Embedded Systems的創(chuàng)始人兼首席執(zhí)行官Rieny Rijnen進(jìn)行了交談,他描述了Dypl...
2018-11-30 標(biāo)簽:賽靈思操作系統(tǒng)微處理器 3.3k 0
借助Zynq RFSoC DFE解決 5G 大規(guī)模部署難題
無線電單元 (RU) 對(duì)更大帶寬的需求,不僅是為了增加數(shù)據(jù)速率。運(yùn)營商還需要為現(xiàn)有和新的頻段解決復(fù)雜的無線電配置問題。
如何快速地創(chuàng)建圖像處理流水線,實(shí)時(shí)檢測(cè)運(yùn)動(dòng)物體
這段視頻中,我們將向您演示如何快速地創(chuàng)建一個(gè)簡單的圖像處理流水線,實(shí)時(shí)檢測(cè)運(yùn)動(dòng)物體。把運(yùn)動(dòng)物體邊緣勾勒并實(shí)時(shí)地插入到視頻流中,視頻幀速是1080p每秒6...
在Artix A35T Arty評(píng)估套件評(píng)估Xilinx的AMS技術(shù)
了解如何使用內(nèi)置IPI且無任何HDL的簡單但功能強(qiáng)大的設(shè)計(jì),快速輕松地在Artix A35T Arty評(píng)估套件上快速輕松地評(píng)估Xilinx的模擬混合信號(hào)...
reVISION堆棧為視覺導(dǎo)向應(yīng)用鋪路
全新的reVISION?堆棧能夠支持更廣泛的沒有或者很少硬件設(shè)計(jì)專業(yè)知識(shí)的嵌入式軟件和系統(tǒng)工程師,使其也可以使用賽靈思技術(shù)更輕松,更快速地開發(fā)視覺導(dǎo)向的...
2018-11-22 標(biāo)簽:賽靈思無人機(jī)增強(qiáng)現(xiàn)實(shí) 3.2k 0
Vivado Design Suite設(shè)計(jì)套件的UltraFast設(shè)計(jì)方法的介紹
UltraFast設(shè)計(jì)方法對(duì)您在Vivado Design Suite中的成功至關(guān)重要。 介紹UltraFast for Vivado并了解可用的材料...
2018-11-20 標(biāo)簽:賽靈思設(shè)計(jì)design 3.2k 0
【自適應(yīng)計(jì)算在機(jī)器人領(lǐng)域的應(yīng)用】連載七:用ROS 2在機(jī)器人內(nèi)部集成自適應(yīng)計(jì)算的新架構(gòu)
第一個(gè)支柱是 ament ROS 2 構(gòu)建系統(tǒng)的擴(kuò)展。ament_vitis(1)通過一系列 CMake 宏和實(shí)用工具實(shí)現(xiàn)這些擴(kuò)展,將 Vitis 工具...
為計(jì)算機(jī)/視頻信號(hào)的顯示提供解決方案的RGB Spectrum制造商
RGB Spectrum為計(jì)算機(jī)/視頻信號(hào)的顯示,記錄和傳輸提供了獨(dú)特的解決方案.RGB Spectrum是頂尖視頻/圖像處理器和決策支持系統(tǒng)的領(lǐng)先設(shè)計(jì)制造商。
2018-11-26 標(biāo)簽:視頻賽靈思計(jì)算機(jī) 3.2k 0
數(shù)字化的生活方式和新興的物聯(lián)網(wǎng)與云端計(jì)算及數(shù)據(jù)服務(wù)的快速增長密不可分。云是全新的生活與工作方式的中心。
2020-09-28 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)賽靈思 3.2k 0
Vivado Design Suite 2017.1套件的新外觀與功能介紹
該視頻介紹了2017.1 Vivado設(shè)計(jì)套件中的新外觀。 它討論了變更的動(dòng)機(jī),介紹了一些亮點(diǎn),并演示了一些功能。
2018-11-20 標(biāo)簽:賽靈思計(jì)算機(jī)仿真 3.2k 0
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-29 標(biāo)簽:賽靈思功耗設(shè)計(jì) 3.2k 0
雖然本指南以大型復(fù)雜設(shè)計(jì)為重點(diǎn),討論的實(shí)踐也適用于且已被成功地應(yīng)用到各種類型的設(shè)計(jì)中,包括: 數(shù)字信號(hào)處理 | 處理器加速 | 無線 | 存儲(chǔ) | 控制系統(tǒng)。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |