完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1697個 瀏覽:133713次 帖子:57個
賽靈思 Zynq UltraScale+ MPSoC 上的 Xen 管理程序教程
通過這篇有趣的教程,熟悉運行在賽靈思 Zynq UltraScale+ MPSoC 上的 Xen 管理程序。 賽靈思和 DornerWorks 的系統(tǒng)軟...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載22:Spartan
除了豐富的時鐘網(wǎng)絡(luò)以外,Xilinx還提供了強大的時鐘管理功能,提供更多更靈活的時鐘。Xilinx在時鐘管理上不斷改進(jìn),從Virtex-4的純數(shù)字管理單...
AI觀察室|無需實體FPGA也能AI部署?聽聽清華汪玉研究團(tuán)隊怎么說
曾書霖:在研究中,我們對公有云和私有云兩種場景進(jìn)行了區(qū)分(如下圖所示)。公有云主要強調(diào)用戶之間的隔離,包括資源隔離和性能隔離。
運行于Zynq SoC上μITRON(操作系統(tǒng))的繼任者:eT
eT-Kernel是由eSOL公司推出的基于T-Engine的操作系統(tǒng),有望成為?ITRON操作系統(tǒng)的繼任者,可在Zynq SoC上運行。
Aperi offers high computational processing in the Cloud for applications suc...
2019-01-10 標(biāo)簽:賽靈思 1.7k 0
賽靈思深耕數(shù)據(jù)中心加速卡應(yīng)用 推出全新的Xilinx? 實時服務(wù)器參考架構(gòu)
賽靈思選擇的策略一方面是面向了人工智能特別是機器學(xué)習(xí)的推斷,另一方面則是深耕數(shù)據(jù)中心加速卡應(yīng)用,試圖能盡可能脫離跟處理器之間的板級設(shè)計,從而巧妙地回避開...
基于高速多像素FPGA的網(wǎng)絡(luò)檢測應(yīng)用程序的展示
該演示展示了一個網(wǎng)絡(luò)檢測應(yīng)用程序,它將視覺和運動系統(tǒng)同步在一起,使用Kintex-7檢查大面積的織物和其他材料。
2018-11-28 標(biāo)簽:fpga賽靈思應(yīng)用程序 1.6k 0
賽靈思ASIC級UltraScale架構(gòu)要素及相關(guān)說明
ASIC級UltraScale架構(gòu)要素包括海量數(shù)據(jù)流、高度優(yōu)化的關(guān)鍵路徑、增強型DSP子系統(tǒng)、3D IC芯片間帶寬、海量I/O和存儲器帶寬、多區(qū)域類似A...
無任是用CPU作為系統(tǒng)的主要器件,還是用FPGA作為系統(tǒng)的主要器件,系統(tǒng)設(shè)計中首先要考慮到的問題就是處理器的啟動加載問題。
嵌入式視覺技術(shù)可實時在各種光線條件下從影像中快速擷取情報,幫助機器“看見”。其實,你每天都隨時攜帶著一個嵌入式視覺系統(tǒng)——智能手機。智能手機中的智能設(shè)備...
賽靈思28nm All Programmable智能網(wǎng)絡(luò)方案來勢兇猛
賽靈思(Xilinx)亞太區(qū)銷售與市場副總裁楊飛闡述了28nm底層All Programmable(FPGA、3D IC、SoC)+頂層SmartCOR...
賽靈思關(guān)于Spartan-3E的低成本顯示器解決方案
賽靈思推出的Spartan-3E 顯示器解決方案板包含了我們銷售最好的針對消費應(yīng)用的 FPGA Spartan-3E 器件,以及內(nèi)存和豐富的連接性支持,...
2014-07-30 標(biāo)簽:FPGA賽靈思Spartan-3E 1.6k 0
在FPGA開發(fā)中盡量避免全局復(fù)位的使用?(1)
最近幾天讀了Xilinx網(wǎng)站上一個很有意思的白皮書(white paper,wp272.pdf),名字叫《Get Smart About Reset:T...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載38:Spartan
PlanAhead允許導(dǎo)入多種不同類型的源文件,包括HDL和NGC核。在RTL編輯器中可以打開、編輯、開發(fā)RTL源文件。下面我們介紹【Sources】源...
賽靈思 ISE 12設(shè)計套件利用智能時鐘門控技術(shù)將動態(tài)功耗降低30% 1)賽靈思今天要宣布什么消息? ISE? 12設(shè)計套件不僅實現(xiàn)了功耗與成本的突破性...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載23:Spartan
Virtex-6中嵌入BRAM,大大拓展了FPGA的應(yīng)用范圍和應(yīng)用的靈活性。BRAM可被配置為單端口RAM、雙端口RAM、內(nèi)容地址存儲器(CAM)以及F...
賽靈思Verilog(FPGA/CPLD)設(shè)計技巧
以下是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度的可靠性你必須確定你的設(shè)計通過所有的這些檢查 。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |