完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1697個(gè) 瀏覽:133713次 帖子:57個(gè)
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載40:Spartan
最大化【Package Pins】,如圖10-45 所示, 和按鈕配合,完成對器件引腳的排序,如圖中我們將所有VREF 引腳排在一起,選中所有VREF ...
物聯(lián)網(wǎng)的承諾:下一個(gè)重大應(yīng)用
移動(dòng)寬帶網(wǎng)絡(luò)及相關(guān)技術(shù)的不斷演進(jìn)對滿足不斷增長的連接和帶寬需求來說至關(guān)重要。同樣重要的是引入相應(yīng)的功能和機(jī)制來通過網(wǎng)絡(luò)創(chuàng)收,以維持持續(xù)投資??紤]當(dāng)前已部...
2016-02-16 標(biāo)簽:賽靈思物聯(lián)網(wǎng)移動(dòng)寬帶 1.1k 0
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載17:Spartan
Spartan-6 FPGA系列為消費(fèi)、汽車、無線和其他價(jià)格敏感或大批量市場,提供了低風(fēng)險(xiǎn)和低成本的串行連接解決方案。
賽靈思:面向動(dòng)態(tài)應(yīng)用的靈活操作系統(tǒng)
利用賽靈思 FPGA 的動(dòng)態(tài)重配置功能,同構(gòu)多線程執(zhí)行模型可同時(shí)兼得軟件靈活性和硬件性能。
2011-09-01 標(biāo)簽:FPGA賽靈思操作系統(tǒng) 1.1k 0
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載29:Spartan
ChipScope Pro 提供了多種不同功能的調(diào)試內(nèi)核,通常分成三類:邏輯調(diào)試內(nèi)核、誤比特率測試核和集成總線分析核。用戶根據(jù)系統(tǒng)的調(diào)試要求,應(yīng)用不同的...
Xilinx推出Smarter無線電解決方案 可滿足新一代LTE與多載波GSM平臺性能需求
All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出多款Smarte...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載28:Spartan
FPGA和PCB設(shè)計(jì)人員保留一定數(shù)量FPGA引腳作為測試引腳,F(xiàn)PGA設(shè)計(jì)者在編寫FPGA代碼時(shí),將需要觀察的FPGA內(nèi)部信號定義為模塊的輸出,在綜合實(shí)...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載4:2.1 Spartan
Spartan-6每個(gè)CLB模塊里包含兩個(gè)SLICE。CLB通過交換矩陣和外部通用邏輯陣列相連,如圖2-1和圖2-2所示。底部的SLICE標(biāo)號為SLIC...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載50:Spartan
1. PICOBLAZE 嵌入式系統(tǒng),包括1 個(gè)8 位的方波輸出口,一個(gè)驅(qū)動(dòng)兩位7 段LED 的輸出口,一個(gè)時(shí)鐘輸入和一個(gè)中斷輸入。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載44:Spartan
FloorPlanning 工具是PlanAhead 的一個(gè)組成部分,用它可以對FPGA 設(shè)計(jì)進(jìn)行分析,首先找到設(shè)計(jì)中的時(shí)序問題或者擁塞的問題,然后再通...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載42:Spartan
可以將綜合后網(wǎng)表文件導(dǎo)入PlanAhead,然后在PlanAhead 中完成關(guān)鍵時(shí)鐘,以及相關(guān)聯(lián)的I/O 端口的分配。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載7:Spartan
時(shí)鐘布線資源具有高速、低SKEW的特點(diǎn),它對系統(tǒng)設(shè)計(jì)非常重要,即使系統(tǒng)速率不高,也應(yīng)該關(guān)注時(shí)鐘設(shè)計(jì),以消除潛在的時(shí)鐘危險(xiǎn)。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載43:Spartan
在ISE 中可以進(jìn)行時(shí)序分析,在PlanAhead 中同樣也可以進(jìn)行時(shí)序分析。下面介紹用PlanAhead 進(jìn)行時(shí)序分析的步驟。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載41:Spartan
設(shè)計(jì)者可以在【Clock Regions】窗口、【I/O Ports】窗口或者【Package Pins】窗口選擇一個(gè)或多個(gè)對象,或者單擊按鈕取消所有選...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載31:Spartan
雙擊【Xilinx Core Generator】,打開現(xiàn)有的IP核工程項(xiàng)目或者創(chuàng)建一個(gè)新的IP核工程?!綱iew by function】→【Debu...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載19:Spartan
Virtex-6是Xilinx 在2009年2月推出的新一代旗艦產(chǎn)品,采用了第三代Xilinx ASMBL架構(gòu)、40nm 工藝,提供多達(dá)760000 個(gè)...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載18:Spartan
Spartan-6 LX平臺面向邏輯、DSP資源以及存儲模塊進(jìn)行了優(yōu)化,能夠以較低的功耗滿足更高的帶寬和性能需求;而Spartan-6 LXT面向邏輯、...
在FPGA開發(fā)中盡量避免全局復(fù)位的使用?(4)
在某種意義上講,這是一個(gè)上電之后的“終極的”全局復(fù)位操作,因?yàn)樗粌H僅是對所有的觸發(fā)器進(jìn)行了復(fù)位操作,還初始化了所有的RAM單元。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |