完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 走線
文章：94個(gè) 視頻：50個(gè) 瀏覽：24672次 帖子：105個(gè)
“長安回望繡成堆，山頂千門次第開；一騎紅塵妃子笑，無人知是荔枝來?！毕嘈鸥魑豢垂賹?duì)杜牧的這首《過華清宮》并不陌生，這是講述唐明皇和中國四大美女之一楊玉環(huán)...
PCB設(shè)計(jì)安規(guī)丨爬電距離與走線規(guī)則
爬電距離是沿絕緣表面測(cè)得的兩個(gè)導(dǎo)電零部件之間或?qū)щ娏悴考c設(shè)備防護(hù)界面之間的最短路徑。即在不同的使用情況下，由于導(dǎo)體周圍的絕緣材料被電極化，導(dǎo)致絕緣材料...
2023-10-31 標(biāo)簽：變壓器PCB設(shè)計(jì)走線 1.9萬 0
在同學(xué)們的印象中，靜態(tài)銅只能手動(dòng)編輯形狀無法避讓線、孔、銅皮或其它障礙物，包括用了多年Allegro的老司機(jī)對(duì)這點(diǎn)都深信不疑。其實(shí)靜態(tài)銅不僅可以進(jìn)行避讓...
2019-02-02 標(biāo)簽：PCB設(shè)計(jì)allegro走線 1.8萬 0
PCB設(shè)計(jì)之電氣（Electrical）規(guī)則設(shè)置
電氣（Electrical）規(guī)則設(shè)置是設(shè)置電路板在布線時(shí)必須遵守的規(guī)則，包括安全距離、開路、短路方面的設(shè)置。這幾個(gè)參數(shù)的設(shè)置會(huì)影響所設(shè)計(jì)PCB的生產(chǎn)成本...
圖中焊盤周圍處理方法同樣是增加導(dǎo)線與焊盤電流承載能力均勻度，這個(gè)特別在大電流粗引腳的板中（引腳大于 1.2 以上，焊盤在 3 以上的）這樣處理是十分重要的。
布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速
PCB走線基礎(chǔ)(一)：電源完整性與PDN設(shè)計(jì)
SI（信號(hào)完整性）研究的是信號(hào)的波形質(zhì)量，而PI（電源完整性）研究的是電源波形質(zhì)量， PI研究的對(duì)象是PDN（Power Distribution Ne...
很多硬件朋友會(huì)說，用萬用表去測(cè)量PCB走線兩端的阻值，就可以知道走線的電阻。如果真的用萬用表去測(cè)量，測(cè)量的結(jié)果基本是0，非常不準(zhǔn)確。
PCB案例分享，分享幾個(gè)以前畫過的pcb，確實(shí)能看到進(jìn)步
分享幾個(gè)從本科到研究生期間畫過的PCB，可以看到技術(shù)在逐漸進(jìn)步，但是依然有不足的地方，各位且看個(gè)熱鬧。
類別：PCB設(shè)計(jì)規(guī)則 2009-04-11 標(biāo)簽：走線 3.6k 0
類別：PCB設(shè)計(jì)規(guī)則 2016-07-21 標(biāo)簽：PCB設(shè)計(jì)走線 3.1k 0
類別：PCB設(shè)計(jì)規(guī)則 2011-06-10 標(biāo)簽：PCBPCB板走線 3k 0
類別：PCB設(shè)計(jì)規(guī)則 2019-08-08 標(biāo)簽：PCBCAD走線 1.7k 0
PowerPCB如何在不同層去設(shè)置不同線寬的走線立即下載
類別：PCB設(shè)計(jì)規(guī)則 2019-05-14 標(biāo)簽：PCBPowerPCB走線 1.6k 0
對(duì)于簡(jiǎn)單走線等長在以前文檔中都有涉及這里不再復(fù)述了,下面內(nèi)容將給大家介紹一下有關(guān)Xnet等長的設(shè)置問題, 如現(xiàn)在主板DD
2010-06-28 標(biāo)簽：Allegro走線可制造性設(shè)計(jì) 3.1萬 0
規(guī)則一：高速信號(hào)走線屏蔽規(guī)則 如上圖所示： 在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走需要進(jìn)行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都是會(huì)造成EM...
2020-02-14 標(biāo)簽：信號(hào)走線云創(chuàng)硬見 1.4萬 0
走線出現(xiàn)小方塊的示意圖如下所示： 這種情況出現(xiàn)并不影響pcb生產(chǎn)以及布線的聯(lián)通性，只是影響美觀性能，去除的方法比較簡(jiǎn)單，這個(gè)是由模塊復(fù)用以后，沒有打散模...
PCB技術(shù)：AD中在板優(yōu)化走線被阻礙怎么解決
AD中在板優(yōu)化的時(shí)候，走線在遇到銅皮的時(shí)候會(huì)不好走線的情況，此時(shí)我們可以采取如下方法
有時(shí)候，在設(shè)計(jì)電路時(shí)，需要用到一個(gè)阻值比較小的功率電阻作采樣電阻，用來采樣大電流。很多時(shí)候我們都會(huì)采用一個(gè)大封裝的功率電阻來做，例如2010，1812，...
對(duì)于一塊主板而言，除了應(yīng)在零部件用料(如采用優(yōu)質(zhì)電容、三相電源線路等)方面下功夫外，主板的走線和布局設(shè)計(jì)也是非常重要的
2011-06-23 標(biāo)簽：主板走線布局設(shè)計(jì) 7.1k 1
如何將電源PCB關(guān)鍵布局走線優(yōu)化到最佳狀態(tài)？
好的電源電路設(shè)計(jì)需要良好的PCB布局走線設(shè)計(jì)來承載，PCB設(shè)計(jì)的好壞直接關(guān)系到電路最終的性能。在產(chǎn)品開關(guān)過程中遇到太多因PCB設(shè)計(jì)問題而導(dǎo)致的改版，如濾...
提供了更準(zhǔn)確、可靠和精密的電阻測(cè)量方法：pcb開爾文走線
提供了更準(zhǔn)確、可靠和精密的電阻測(cè)量方法：pcb開爾文走線
明敷的可以走護(hù)套線，或穿管、穿線槽，暗敷的大多是穿管，隱蔽在管槽或隱閣里面。主回路在左，控制回路在右，并且橫平豎直。 配電箱走線要求 上端進(jìn)線，下端出線...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
