完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 門電路
用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路稱為門電路。常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、與或非門、異或門等幾種。
文章：145個(gè) 瀏覽：41588次 帖子：84個(gè)
Verilog競(jìng)爭(zhēng)與冒險(xiǎn)的產(chǎn)生原因與判斷方法
數(shù)字電路中，信號(hào)傳輸與狀態(tài)變換時(shí)都會(huì)有一定的延時(shí)。
電平設(shè)計(jì)基礎(chǔ)：電平匹配設(shè)計(jì)
單端邏輯電平的匹配是我們平時(shí)在硬件設(shè)計(jì)中最經(jīng)常碰到的，我們?cè)凇禩TL&CMOS電平》章節(jié)中已經(jīng)對(duì)TTL和COMS電平的匹配設(shè)計(jì)做了一些分析，一般...
2023-06-25 標(biāo)簽：二極管FPGA設(shè)計(jì)MOS管 4.9k 0
TTL（晶體管-晶體管邏輯）三態(tài)門是一種特殊類型的數(shù)字邏輯門，它具有三種輸出狀態(tài)：高電平、低電平和高阻抗?fàn)顟B(tài)（也稱為三態(tài)或高阻態(tài)）。
什么是上拉電阻？上拉電阻和下拉電阻都是電阻元器件，所謂上拉電阻就是接電源正極，下拉的就是接負(fù)極或地。上拉就是將不確定的信號(hào)通過一個(gè)電阻鉗位在高電平，電阻...
傳輸延遲時(shí)間指門電路的輸出信號(hào)相對(duì)于輸入信號(hào)的延遲時(shí)間。
2023-03-27 標(biāo)簽：TTL門電路動(dòng)態(tài)特性 4.4k 0
倍頻器（frequency multiplier）使輸出信號(hào)頻率等于輸入信號(hào)頻率整數(shù)倍的電路。輸入頻率為f1，則輸出頻率為f0=nf1，系數(shù)n為任意正整...
如圖所示的溫度報(bào)警電路，能實(shí)現(xiàn)溫度報(bào)警功能。已知比較器 IC1、IC2 功能：V+>V-時(shí)輸出高電平，V+ < V-時(shí)輸出低電平，H 為無源蜂鳴器。
模擬電路：用連續(xù)的模擬電壓 / 電流值來表示信息 數(shù)字電路：用一個(gè)離散的電壓序列來表示信息
邏輯代數(shù)基本運(yùn)算律如下，比較好理解，有的在概率論的事件運(yùn)算律中已經(jīng)學(xué)過了。
從直觀上來說，性能好代表著快。那么如何評(píng)估”快”呢？首先芯片根據(jù)應(yīng)用場(chǎng)景分為很多不同的種類，通信類的5G，藍(lán)牙，wifi；接口類的USB，以太網(wǎng)，HDM...
本篇內(nèi)容主要回顧第三章組合邏輯電路的知識(shí)，雖然前面提到過組合邏輯電路是數(shù)字電路中很重要的一部分，但是學(xué)習(xí)起來相對(duì)簡(jiǎn)單，主要是要學(xué)會(huì)掌握方法。
門電路是數(shù)字邏輯電路的基本組成部分，它們用于實(shí)現(xiàn)基本的邏輯運(yùn)算，如與（AND）、或（OR）、非（NOT）、異或（XOR）等。在數(shù)字電路設(shè)計(jì)中，門電路的輸...
本文通過將門系統(tǒng)升級(jí)為電子門系統(tǒng)，努力支持門的非接觸或非接觸概念，該系統(tǒng)可以響應(yīng)人類的存在并完全執(zhí)行打開和關(guān)閉操作，而無需手動(dòng)拉動(dòng)或推動(dòng)門。
單片機(jī)入門之?dāng)?shù)字電路學(xué)習(xí)
單片機(jī)是一種可編程的數(shù)字電路芯片。數(shù)字電路是單片機(jī)的基礎(chǔ)，單片機(jī)是數(shù)字電路的發(fā)展。
2023-06-06 標(biāo)簽：單片機(jī)晶體管開關(guān)二極管 3.2k 0
門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門電路又稱為邏輯門電路。邏輯門電路是指能實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，也是集成電路上的基本...
鋯石FPGA A4_Nano開發(fā)板視頻：時(shí)序電路的分析與設(shè)計(jì)
時(shí)序電路，是由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路，與組合電路最本質(zhì)的區(qū)別在于時(shí)序電路具有記憶功能。
鋯石FPGA A4_Nano開發(fā)板視頻：時(shí)序電路知識(shí)復(fù)習(xí)
時(shí)序電路，是由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路，與組合電路最本質(zhì)的區(qū)別在于時(shí)序電路具有記憶功能。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
