完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > amd
提供最新的AMD公司產(chǎn)品和技術(shù),最活躍的AMD工程師社區(qū)
文章:5502個 瀏覽:140495次 帖子:29個
AMD FPGA自帶PCIE硬核,實現(xiàn)了PCIE協(xié)議,把串行數(shù)據(jù)轉(zhuǎn)換為并行的用戶數(shù)據(jù)
2023-07-14 標簽:fpgaamdPCIE協(xié)議 2.7k 0
AMD-Xilinx FPGA功耗優(yōu)化設(shè)計簡介
對于FPGA來說,設(shè)計人員可以充分利用其可編程能力以及相關(guān)的工具來準確估算功耗,然后再通過優(yōu)化技術(shù)來使FPGA和相應的硬件設(shè)計滿足其功耗方面的要求。
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 ...
測試緩存和內(nèi)存延遲讓我們可以很好地了解 RDNA 3 的緩存和內(nèi)存設(shè)置。延遲測試在后 GCN AMD 圖形架構(gòu)上也很復雜,因為全局內(nèi)存層次結(jié)構(gòu)可以通過標...
根據(jù)AMD預期,隨AI發(fā)展,模型規(guī)模擴大,算力需求將不斷增長,數(shù)據(jù)中心人工智能加速器的潛在市場總額將從2023年的300億美元增長到2027年的1500...
使用AMD Vitis進行嵌入式設(shè)計開發(fā)用戶指南
由于篇幅有限,本文僅選取部分內(nèi)容進行分享。 Vitis 簡介 AMD Vitis 工具套件包含多種設(shè)計技術(shù),用于開發(fā)以 AMD 器件(例如,AMD Ve...
2025-01-08 標簽:amd嵌入式設(shè)計Vitis 2.6k 0
AMD FSR、NVIDIA DLSS是雙方在同一技術(shù)路線上的又一次PK,但是和歷史上的太多次類似情況一樣,AMD遠遠落于下風,無論是技術(shù)實力還是游戲支...
AMD公司表示將把x86架構(gòu)擴展到其第八位的64位領(lǐng)域
對于高端服務器,IBM在論壇階段引入了一個基于Power4的八路處理器模塊,這是一個分析師稱之為“技術(shù)巡回演出”的設(shè)計。但是,Power4很可能只在I...
結(jié)果顯示在SPEC CPU 2017的整數(shù)性能測試中,核心數(shù)量相等的情況下,16核心的EPYC 9174F相比Xeon Gold 6346快了44%
Pensando:AMD在數(shù)據(jù)中心網(wǎng)絡(luò)領(lǐng)域的野望
Pensando產(chǎn)品上線之前的資料非常少,非常低調(diào)。目前根據(jù)AMD官網(wǎng)等網(wǎng)站資料顯示,最新的Pensando產(chǎn)品為“Giglio ”DPU。Giglio...
2023-09-14 標簽:amd數(shù)據(jù)中心源代碼 2.5k 0
縮短MultiBoot流程中的回跳 (Fallback)時間
MultiBoot 是 FPGA 遠程更新配置文件時一種非常普遍的應用--為了確保安全,我們通常需要安排一個 Golden Image,升級失敗后 FP...
AMD Versal系列FPGA NoC介紹及實戰(zhàn)
NoC是相對于SoC的新一代片上互連技術(shù),從計算機發(fā)展的歷史可以看到NoC 必將是SoC 之后的下一代主流技術(shù),SoC 通常指在單一芯片上實現(xiàn)的數(shù)字計算...
使用PCIE更新AMD ZYNQ的QSPI Flash參考設(shè)計
AMD ZYNQ 7000 的 S_AXI 端口提供了外設(shè)訪問 PS 內(nèi)部外設(shè)控制器的接口,這其中包括 4 個 S_AXI_HP 端口以及兩個 S_AX...
CPU在緩存中找到有用的數(shù)據(jù)被稱為命中,當緩存中沒有CPU所需的數(shù)據(jù)時(這時稱為未命中),CPU才訪問內(nèi)存。
FPGA 大神 Adam Taylor 使用 ALINX VD100(AMD Versal系列)開發(fā)平臺實現(xiàn)圖像處理
本篇文章來自 FPGA 大神、Ardiuvo XVtc VtcInst;VideoMode video;XVtc_Config *vtc_config ...
AMD Vivado Design Tool綜合中的門控時鐘轉(zhuǎn)換
傳統(tǒng)上,使用門控時鐘是 ASIC 設(shè)計中降低系統(tǒng)功耗的常見方法。通過門控時鐘,可在非必要時阻止整組寄存器的狀態(tài)轉(zhuǎn)換。
AMD Vivado IP integrator的基本功能特性
我們還將帶您了解在 AMD Zynq UltraScale+ MPSoC 開發(fā)板與 AMD Versal 自適應 SoC 開發(fā)板上使用 IP integ...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |