完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > clk
文章:119個 瀏覽:18107次 帖子:123個
在ASIC設(shè)計中,項目會期望設(shè)計將代碼寫成clk-gating風(fēng)格,以便于DC綜合時將寄存器綜合成clk-gating結(jié)構(gòu),其目的是為了降低翻轉(zhuǎn)功耗。
2023-09-04 標(biāo)簽:寄存器IC設(shè)計ASIC設(shè)計 3.5k 0
觸發(fā)器實現(xiàn)邊沿出發(fā)是如何實現(xiàn)的?
簡單的說觸發(fā)器實現(xiàn)邊沿出發(fā)是通過兩級鎖存器實現(xiàn)的,比如上升沿觸發(fā)其實是,前一級是低電平鎖存,后一級是高電平鎖存。
通過解剖一個邊沿觸發(fā)器簡要說明setup和hold產(chǎn)生原因
在后仿真過程中經(jīng)常會遇到關(guān)于setup和hold violation的問題,但是關(guān)于setup和hold time的產(chǎn)生原因和由來很多人還比較朦朧,為此...
怎樣通過設(shè)置clock group來確認各個時鐘之間的關(guān)系?
今天我們要介紹的時序分析基本概念是 **clock group,簡稱時鐘組。** 定義完時鐘后,我們也需要通過設(shè)置clock group來確認各個時鐘之...
直接說重點,任意一個輸入端口輸入的模擬信號同時進入ADC芯片的四個核(也可以理解為4個通道),這四個核的時鐘輸入是由內(nèi)部時鐘電路(Clock Circu...
在FPGA設(shè)計中我們經(jīng)常會遇到對一個信號進行延時的情況,一般只延時一個或幾個CLK時,通常是直接打拍,如果要延時的CLK較多時,我們會選擇移位寄存器IP...
常用的計時時鐘芯片有 DS1302、DS1307、DS3231,各型號還有衍生型號。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |