完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13051個 瀏覽:640173次 帖子:8011個
FPGA 的全稱為 Field-Programmable Gate Array,即現(xiàn)場可編程門陣列。FPGA 是在 PAL、 GAL、 CPLD 等可編...
使用JESD204B接口的AD9144高速DA轉(zhuǎn)換模塊參數(shù)設(shè)定(私人總結(jié)版)
本文為明德?lián)P原創(chuàng)文章,轉(zhuǎn)載請注明出處! 由于AD9144是高速DA轉(zhuǎn)換模塊,轉(zhuǎn)換速率可以達到2.5G,可以滿足普通的DA數(shù)據(jù)接口。為了匹配高速AD/DA...
FPGA工程的Verilog HDL初學者設(shè)計要點
要養(yǎng)成良好的Verilog代碼風格,要先有硬件電路框圖之后再寫代碼的習慣,設(shè)計出良好的時序,這樣才能在FPGA開發(fā)或者ASIC設(shè)計中起到事半功倍的效果,...
基于Altera Stratix-V FPGA的收發(fā)器
Avago已開發(fā)了三(3)個10Gbs以太網(wǎng)SFP +收發(fā)器產(chǎn)品AFBR-709SMZ,AFCT-701SDZ和AFBR-707SDZ。本應(yīng)用筆記討論了...
數(shù)字邏輯設(shè)計中鎖存器和觸發(fā)器的定義和比較
鎖存器(latch)---對脈沖電平敏感,在時鐘脈沖的電平作用下改變狀態(tài),當Gate輸入為高電平時,輸入D透明傳輸?shù)捷敵鯭;當Gate從高變低或者保持低...
基于FPGA與DSP中實現(xiàn)的TS201的LinkPort口的協(xié)議設(shè)計
隨著科技的進步,對DSP 的處理速度以及相互之間的通信速度要求越來越高。ADI 的TS201 是目前業(yè)界性能最高的DSP 處理器之一,具有極強的數(shù)據(jù)處...
FPGA 同時擁有流水線并行和數(shù)據(jù)并行,因此處理任務(wù)時候延遲更低。例如處理一個數(shù)據(jù)包有 10 個步驟,F(xiàn)PGA 可以搭建一個 10 級流水線,流水線的不...
基于賽靈思FPGA的空間電場信號采集系統(tǒng)的設(shè)計和實現(xiàn)
本文提出的基于FPGA的空間電場信號采集系統(tǒng)應(yīng)用于探空火箭有效載荷——箭載電場儀探頭后端信號采集與處理部分,也可以為地面電場儀處理電場信號提供服務(wù)。該方...
2012-12-27 標簽:FPGA控制器數(shù)據(jù)采集 4.4k 0
本文介紹稀疏LSTM的硬件架構(gòu),一種是細粒度稀疏化,權(quán)重參數(shù)分布隨機,另外一種是bank-balance稀疏化。 1. 文章結(jié)構(gòu) Long-short ...
在Altera SoC上面演示Android應(yīng)用程序效果
該演示由Altera全球合作伙伴Fujisoft提供。演示在Altera SoC上面的Android應(yīng)用程序。并且Fujisoft演示了在FPGA邏輯上...
基于Arduino和Raspberry Pi開發(fā)板的嵌入式設(shè)計案例
作者:Steve Leibson Arduino 和 Raspberry Pi 開發(fā)板是顛覆嵌入式系統(tǒng)開發(fā)方式的登峰造極之作。從前,嵌入式系統(tǒng)的開發(fā)從硬...
用戶邏輯和軟核的綜合應(yīng)加合理的時序約束, 以滿足設(shè)計的要求, 約束條件可由綜合文件(Synthesis Script ) 給出。完成設(shè)計輸入后進入設(shè)計實...
流水線又稱為裝配線,一種工業(yè)上的生產(chǎn)方式,指每一個生產(chǎn)單位只專注處理某一個片段的工作。以提高工作效率及產(chǎn)量;按照流水線的輸送方式大體可以分為:皮帶流水裝...
同步時序邏輯電路的特點:電路中所有的觸發(fā)器都是與同一個時鐘或者該時鐘的衍生時鐘驅(qū)動,而且當時鐘脈沖到來時,電路的狀態(tài)才能改變。改變后的狀態(tài)將一直保持到下...
PCI Express 是用來互聯(lián)計算機和外圍設(shè)備的高速接口總線,是一種能夠應(yīng)用于移動設(shè)備,臺式電腦,工作站,服務(wù)器,嵌入式計算機和通信平臺等。
利用不恢復余數(shù)陣列除法和VHDL實現(xiàn)雷達數(shù)據(jù)接收/顯示系統(tǒng)的設(shè)計
根據(jù)系統(tǒng)要求,脈沖雷達高度表通過RS-422串行輸出高度數(shù)據(jù),要求數(shù)據(jù)接收模塊實時接收,并顯示雷達高度數(shù)據(jù)。接收模塊接收到的高度數(shù)據(jù)采用二進制(BIN)...
FPGA中最常用的還是定點化數(shù)據(jù)處理方法,本文對定點化數(shù)據(jù)處理方法進行簡要探討,并給出必要的代碼例子。
2023-05-24 標簽:FPGA除法運算數(shù)據(jù)處理 4.4k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |