完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13054個 瀏覽:640242次 帖子:8011個
每個DHT11傳感器都在極為精確的濕度校驗室中進行校準(zhǔn)。校準(zhǔn)系數(shù)以程序的形式存在OTP內(nèi)存中,傳感器內(nèi)部在檢測信號的處理過程中要調(diào)用這些校準(zhǔn)系數(shù)。單線制...
Xilinx UltraScale+ FPGA和MPSoC互連寬度的使用
從19到32Gb / s的互連寬度正在迅速擴大。 了解Xilinx UltraScale +?FPGA和MPSoC如何直接使用這些互連,以及KCU11...
FPGA芯片是一種可編程的集成電路芯片,根據(jù)用戶的需求,通過編程來改變其硬件功能,從而滿足各種不同的應(yīng)用需求。它具有高度的靈活性和可編程性,被廣泛應(yīng)用于...
應(yīng)用于CNN中卷積運算的LUT乘法器設(shè)計
卷積占據(jù)了CNN網(wǎng)絡(luò)中絕大部分運算,進行乘法運算通常都是使用FPGA中的DSP,這樣算力就受到了器件中DSP資源的限制。比如在zynq7000器件中,D...
通過FPGA器件的DSP高速運算可實現(xiàn)流水線技術(shù)在系統(tǒng)中的應(yīng)用
在數(shù)字信號處理(DSP)領(lǐng)域,需要處理的數(shù)據(jù)量很大,并且實時性要求很高。傳統(tǒng)的DSP設(shè)計方法主要有采用固定功能的DSP器件和采用DSP處理器兩種,由于它...
揭開JESD204B轉(zhuǎn)換器內(nèi)確定性延遲的神秘面紗
對于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號采樣和處理應(yīng)用,校正和匹配轉(zhuǎn)換器之間的延遲變化的能力至關(guān)重要。圍繞此功能的系統(tǒng)設(shè)計至關(guān)重要,因為從模擬采...
2023-02-28 標(biāo)簽:FPGA轉(zhuǎn)換器adc 3.9k 0
用于系統(tǒng)生成器中Vivado HLS IP模塊介紹
了解如何生成Vivado HLS IP模塊,以便在System Generator For DSP中使用。
通過CY7C68013控制器與FPGA芯片實現(xiàn)Verilog HDL接口設(shè)計
USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范,它解決了與網(wǎng)絡(luò)通信問題,而且端口擴展性能好、容易使用。...
基于FPGA邏輯對電吉他多重音效處理系統(tǒng)的實現(xiàn)
相比于商業(yè)界傳統(tǒng)的基于DSP/CPU技術(shù)的“電吉他綜合效果器”,這一作品完全基于FPGA邏輯實現(xiàn),借助FPGA天生并行的優(yōu)勢,將多個音頻信道一起處理,從...
在本演示中,Eideticom描述了NoLoad?,這是一款面向Xilinx FPGA的存儲和計算加速平臺。
lwIP(Lightweight IP)是一個為嵌入式系統(tǒng)設(shè)計的輕量級TCP/IP協(xié)議棧。
2023-10-29 標(biāo)簽:fpga嵌入式系統(tǒng)SoC設(shè)計 3.9k 0
數(shù)控振蕩器的基本原理及如何在FPGA中實現(xiàn)設(shè)計
本文介紹一種利用矢量旋轉(zhuǎn)的CORDIC(COordination Rotation DIgital Computer)算法實現(xiàn)正交數(shù)字混頻器中的數(shù)控振蕩...
靜態(tài)時序分析簡稱STA,它是一種窮盡的分析方法,它按照同步電路設(shè)計的要求,根據(jù)電路網(wǎng)表的拓撲結(jié)構(gòu),計算并檢查電路中每一個DFF(觸發(fā)器)的建立和保持時間...
便攜式、小型的儀表和設(shè)備是一個非常重要的應(yīng)用領(lǐng)域,在未來一段時間內(nèi)會有比較大的市場。而FPGA等現(xiàn)場可編程器件也是正在興起與普及的一種器件,把FPGA更...
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,是一種可編程邏輯芯片,其邏輯電路可以通過編程修改,從而實現(xiàn)不...
用VHDL語言創(chuàng)建一個8位算術(shù)邏輯單元(ALU)
在這個項目中,我們用 VHDL 語言創(chuàng)建一個 8 位算術(shù)邏輯單元 (ALU),并在連接到帶有輸入開關(guān)和 LED 顯示屏的定制 PCB 的 Altera ...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |