完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13054個(gè) 瀏覽:640238次 帖子:8011個(gè)
淺談spartan-3系列FPGA配置電路設(shè)計(jì)方案
這里要列出一個(gè)市面上最常見的spartan-3的xc3s400的配置電路,所有spartan-3的FPGA配置電路的鏈接方式都是一樣的。
ISO11898 定義了通信速率為 125 kbps~1 Mbps 的高速 CAN 通信標(biāo)準(zhǔn),屬于閉環(huán)總線,傳輸速率可達(dá)1Mbps,總線長(zhǎng)度 ≤ 40米。
TFT液晶顯示器(LCD)具有功耗低、體積小、工作電壓低、使用壽命長(zhǎng)、可以顯示復(fù)雜的文字及彩色圖像等優(yōu)點(diǎn),在嵌入式設(shè)備中得到了廣泛的應(yīng)用,成為人機(jī)交互的...
應(yīng)用于電子工程領(lǐng)域的頻率特性測(cè)試儀設(shè)計(jì)
該測(cè)試儀以掃頻外差為基本原理,并以單片機(jī)和FPGA構(gòu)成的最小系統(tǒng)為控制核心,很好地完成對(duì)有源雙T網(wǎng)絡(luò)進(jìn)行頻率在100 Hz~100 kHz范圍內(nèi)的幅頻響...
FPGA是可編程芯片,因此FPGA的設(shè)計(jì)方法包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件包括FPGA芯片電路、 存儲(chǔ)器、輸入輸出接口電路以及其他設(shè)備,軟件即是相應(yīng)...
基于FPGA的多時(shí)鐘域和異步信號(hào)處理解決方案
有一個(gè)有趣的現(xiàn)象,眾多數(shù)字設(shè)計(jì)特別是與FPGA設(shè)計(jì)相關(guān)的教科書都特別強(qiáng)調(diào)整個(gè)設(shè)計(jì)最好采用唯一的時(shí)鐘域。
使用VCS仿真Vivado里面的IP核時(shí),如果Vivado的IP核的仿真文件只有VHDL時(shí),仿真將變得有些困難,VCS不能直接仿真VHDL
2023-06-06 標(biāo)簽:fpgaLinux系統(tǒng)VHDL語(yǔ)言 3.9k 0
基于FPGA cylone II芯片實(shí)現(xiàn)智能脈沖電源的設(shè)計(jì)
只有設(shè)計(jì)出了高頻率的、參數(shù)化的脈沖發(fā)生器,脈沖加工電源的精度、參數(shù)化才可以實(shí)現(xiàn)。該電源系統(tǒng)中采用的是性價(jià)比較好的Altera公司的Cyclone II序...
FPGA自動(dòng)加載系統(tǒng)方案設(shè)計(jì)詳解
FPGA(Field Programmable Gate Array)即現(xiàn)場(chǎng)可編程門陣列,隨著微電子技術(shù)的發(fā)展,F(xiàn)PGA的性能變的越來越優(yōu)越,應(yīng)用空間也...
SDRAM控制器設(shè)計(jì)之signaltap調(diào)試
Signal Tap Logic Analyzer是Intel Quartus Prime設(shè)計(jì)軟件中自帶的新一代系統(tǒng)級(jí)調(diào)試工具,它可以在FPGA設(shè)計(jì)中采...
2025-03-19 標(biāo)簽:FPGA存儲(chǔ)器調(diào)試工具 3.9k 0
一種FPGA+W5300架構(gòu)的C0FDM無線圖像傳輸系統(tǒng)設(shè)計(jì)
基于FPGA的無線圖像傳輸系統(tǒng)硬件設(shè)計(jì)與實(shí)現(xiàn)
2023-11-14 標(biāo)簽:fpga轉(zhuǎn)換器調(diào)制解調(diào) 3.9k 0
使用Aurora 6466b協(xié)議實(shí)現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應(yīng)SoC的對(duì)接
在本博客中,我們將介紹使用 Aurora 6466b 協(xié)議實(shí)現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應(yīng) SoC 的對(duì)...
以SoC FPGA為設(shè)計(jì)平臺(tái)的北斗衛(wèi)星信號(hào)跟蹤算法的設(shè)計(jì)
全球?qū)Ш叫l(wèi)星系統(tǒng)(Global Navigation Satellite System,GNSS)是維護(hù)國(guó)家安全、發(fā)展經(jīng)濟(jì)的重要基礎(chǔ)設(shè)施,是體現(xiàn)國(guó)家綜...
采用VC++和Matlab混合編程搭建基于HMM的語(yǔ)音識(shí)別的實(shí)驗(yàn)平臺(tái)
語(yǔ)音識(shí)別系統(tǒng)(Speech Recognition System,SRS)基本上是一個(gè)模式分類的任務(wù),即通 過訓(xùn)練,系統(tǒng)能夠把輸入的語(yǔ)音按一定模式進(jìn)行分...
2018-12-30 標(biāo)簽:fpgamatlab語(yǔ)音識(shí)別 3.9k 0
脈沖神經(jīng)網(wǎng)絡(luò)( Spiking neural network-SNN ) 是更接近自然神經(jīng)網(wǎng)絡(luò)的人工神經(jīng)網(wǎng)絡(luò)。
2022-07-03 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)Verilog 3.9k 0
基于FPGA的光柵解調(diào)系統(tǒng)的設(shè)計(jì)
光纖光柵的傳感信息是采用波長(zhǎng)編碼的方式進(jìn)行的,解調(diào)的關(guān)鍵就是把傳感信息從波長(zhǎng)編碼中完整地解調(diào)出來。文中介紹的光柵解調(diào)系統(tǒng)采用F-P濾波器對(duì)ASE光源進(jìn)行...
Xilinx 7系列模擬混合信號(hào)評(píng)估平臺(tái)演示
嵌入式世界2012的Xilinx 7系列模擬混合信號(hào)評(píng)估平臺(tái)演示
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |