完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:13054個(gè) 瀏覽:640270次 帖子:8011個(gè)
賽靈思的FPGA有多種配置接口,如SPI,BPI,SeletMAP,Serial,JTAG等;如果從時(shí)鐘發(fā)送者的角度分,還可以分為主動(dòng)Master(即由...
但是實(shí)際應(yīng)用中并不會(huì)直接采用上述的A和B,這是由于圖像中可能存在噪聲的原因。想象如果圖像中存在幾個(gè)純白點(diǎn)(255)和純黑點(diǎn)(0),那么拉伸后的效果就無(wú)法...
FPGA設(shè)計(jì):PLL 配置后的復(fù)位設(shè)計(jì)
先用FPGA的外部輸入時(shí)鐘clk將FPGA的輸入復(fù)位信號(hào)rst_n做異步復(fù)位、同步釋放處理,然后這個(gè)復(fù)位信號(hào)輸入PLL,同時(shí)將clk也輸入PLL。設(shè)計(jì)的...
我們將繼續(xù)介紹 Vivado HLS 所支持的 “for循環(huán)” 的優(yōu)化方法。在默認(rèn)情況下,Vivado HLS 并不會(huì)對(duì)順序執(zhí)行的 for 循環(huán)優(yōu)化為并...
基于FPGA的二值圖像的膨脹算法的實(shí)現(xiàn) Xilinx 突破性技術(shù)與產(chǎn)品亮相 OFC 2018,大展光學(xué)網(wǎng)絡(luò)未來(lái)宏圖 基于FPGA的二值圖像的腐蝕算法的實(shí)...
FPGA程序時(shí)序錯(cuò)誤對(duì)工程的影響
本課程前期是基礎(chǔ)理論的講解,后期是結(jié)合經(jīng)驗(yàn)和項(xiàng)目實(shí)踐提煉的主要內(nèi)容,圍繞抗干擾和工程實(shí)現(xiàn)進(jìn)行原理闡述,省去了復(fù)雜的公式推導(dǎo)過(guò)程,和大家分享硬件學(xué)習(xí)經(jīng)驗(yàn)。
FPGA時(shí)序約束基本理論之時(shí)序路徑和時(shí)序模型
典型的時(shí)序路徑有4類(lèi),如下圖所示,這4類(lèi)路徑可分為片間路徑(標(biāo)記①和標(biāo)記③)和片內(nèi)路徑(標(biāo)記②和標(biāo)記④)。
fpga開(kāi)發(fā)板能做什么?fpga開(kāi)發(fā)板哪個(gè)好?
FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)和PLC(可編程邏輯控制器)在多個(gè)方面存在顯著的區(qū)別。
2024-03-14 標(biāo)簽:FPGAXilinx開(kāi)發(fā)板 3.5k 0
采用Stratix系列FPGA器件實(shí)現(xiàn)可訪(fǎng)問(wèn)三口RAM操作的SDRAM控制器設(shè)計(jì)
SDRAM 具有存儲(chǔ)容量大、速度快、成本低的特點(diǎn),因此廣泛應(yīng)用于雷達(dá)信號(hào)處理等需 要海量高速存儲(chǔ)的場(chǎng)合,但是SDRAM 的操作相對(duì)復(fù)雜,需要有專(zhuān)門(mén)的控制...
基于FPGA控制的數(shù)據(jù)采集模塊設(shè)計(jì)
聲學(xué)相機(jī)是一種將空間視頻信息與聲場(chǎng)測(cè)量信息結(jié)合并可視化顯示的技術(shù),主要由傳感器陣列、數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)處理系統(tǒng)三部分組成,廣泛應(yīng)用于戰(zhàn)略軍工、工業(yè)降噪、...
2020-08-21 標(biāo)簽:fpga數(shù)據(jù)采集 3.5k 0
fpga時(shí)序分析案例 調(diào)試FPGA經(jīng)驗(yàn)總結(jié)
今天跟大家分享的內(nèi)容很重要,也是調(diào)試FPGA經(jīng)驗(yàn)的總結(jié)。隨著FPGA對(duì)時(shí)序和性能的要求越來(lái)越高,高頻率、大位寬的設(shè)計(jì)越來(lái)越多。在調(diào)試這些FPGA樣機(jī)時(shí),...
這里先用通俗易懂的語(yǔ)言描述一下流水線(xiàn)設(shè)計(jì)思想。假設(shè)小A要從成都到哈爾濱旅游,如果直接坐火車(chē)過(guò)去恐怕要累得受不了;如果在旅程中間加幾站,比如到西安、北京、...
嵌入式系統(tǒng)的發(fā)展趨勢(shì)和測(cè)試方法詳細(xì)說(shuō)明
嵌入式系統(tǒng)已經(jīng)是個(gè)老生常談的話(huà)題,隨著嵌入式系統(tǒng)的廣泛應(yīng)用,社會(huì)上對(duì)嵌入式系統(tǒng)工程師等相關(guān)人才的需求量也逐漸增多。為增進(jìn)大家對(duì)嵌入式系統(tǒng)的了解程度,本文...
2021-02-10 標(biāo)簽:FPGAFlash嵌入式系統(tǒng) 3.5k 0
FPGA技術(shù)在微型投影儀中設(shè)計(jì)中的應(yīng)用分析介紹
目前,由于微型投影儀的價(jià)格昂貴,因此難以在各行業(yè)中普遍使用,但隨著價(jià)格的下降,使用微型投影儀的消費(fèi)類(lèi)應(yīng)用將會(huì)大量涌現(xiàn),并且它將成為便捷、中等分辨率圖像顯...
在微處理器系統(tǒng)里實(shí)現(xiàn)兩種簡(jiǎn)單的FPGA配置方式
可編程邏輯器件(PLD)廣泛應(yīng)用在各種電路設(shè)計(jì)中。基于查找表技術(shù)、SRAM工藝的大規(guī)模PLD/FPGA,密度高且觸發(fā)器多,適用于復(fù)雜的時(shí)序邏輯,如數(shù)字信...
一種擴(kuò)頻通信調(diào)制器實(shí)現(xiàn)FPGA自頂向下的設(shè)計(jì)與仿真研究
近年來(lái),隨著經(jīng)濟(jì)的高速增長(zhǎng),無(wú)線(xiàn)通信得到了飛速地發(fā)展。由于擴(kuò)展頻譜信號(hào)具有抗干擾、保密、抗偵破和抗衰落等特點(diǎn),擴(kuò)頻通信在軍事無(wú)線(xiàn)通信領(lǐng)域(如測(cè)控通信)中...
換一批
編輯推薦廠(chǎng)商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |