完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13050個 瀏覽:640129次 帖子:8011個
本課程前期是基礎(chǔ)理論的講解,后期是結(jié)合經(jīng)驗(yàn)和項(xiàng)目實(shí)踐提煉的主要內(nèi)容,圍繞抗干擾和工程實(shí)現(xiàn)進(jìn)行原理闡述,省去了復(fù)雜的公式推導(dǎo)過程,和大家分享硬件學(xué)習(xí)經(jīng)驗(yàn)。
熟練掌握MTLAB雷達(dá)信號處理仿真算法設(shè)計(jì)和最新軟件VIVADO的使用(結(jié)合ISE軟件進(jìn)行過渡),以及如何使用altium designer或者CADENCE。
熟練掌握MTLAB雷達(dá)信號處理仿真算法設(shè)計(jì)和最新軟件VIVADO的使用(結(jié)合ISE軟件進(jìn)行過渡),以及如何使用altium designer或者CADENCE。
算法:采用MATLAB仿真,分別對具體的目標(biāo)速度,距離,角度等有一個深刻的認(rèn)識,掌握如何檢測判別目標(biāo),升華到如何進(jìn)行一維距離像的識別,雷達(dá)總體參數(shù)設(shè)計(jì)。
MIMO雷達(dá)采用M個通道發(fā)射相互正交的信號,多波形信號在空間保持獨(dú)立,經(jīng)過目標(biāo)的散射,被N個接收陣元接收,每個陣元都采用M個匹配濾波器對回波進(jìn)行匹配,從...
PLD與一般數(shù)字芯片不同的是:PLD內(nèi)部的數(shù)字電路可以在出廠后才規(guī)劃決定,有些類型的PLD也允許在規(guī)劃決定后再次進(jìn)行變更、改變,而一般數(shù)字芯片在出廠前就...
Verilog HDL是一種硬件描述語言,用于從算法級、門級到開關(guān)級的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整...
BJ-EPM240學(xué)習(xí)板:按鍵消抖實(shí)驗(yàn)
按鍵消抖通常的按鍵所用開關(guān)為機(jī)械彈性開關(guān),當(dāng)機(jī)械觸點(diǎn)斷開、閉合時,由于機(jī)械觸點(diǎn)的彈性作用,一個按鍵開關(guān)在閉合時不會馬上穩(wěn)定地接通,在斷開時也不會一下子斷...
FPGA利用小型查找表(16×1RAM)來實(shí)現(xiàn)組合邏輯,每個查找表連接到一個D觸發(fā)器的輸入端,觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動I/O,由此構(gòu)成了既可實(shí)現(xiàn)...
BJ-EPM240學(xué)習(xí)板:SRAM讀寫實(shí)驗(yàn)
SRAM是靜態(tài)存儲方式,以雙穩(wěn)態(tài)電路作為存儲單元,SRAM不像DRAM一樣需要不斷刷新,而且工作速度較快,但由于存儲單元器件較多,集成度不太高,功耗也較大。
SF-EP1C學(xué)習(xí)板:基于74HC595的數(shù)碼管實(shí)驗(yàn)
74HC595是一個8位串行輸入、并行輸出的位移緩存器:并行輸出為三態(tài)輸出。在SCK 的上升沿,串行數(shù)據(jù)由SDL輸入到內(nèi)部的8位位移緩存器,并由Q7'輸...
SignalTap II獲取實(shí)時數(shù)據(jù)的原理是在工程中引入Megafunction中的ELA(Embedded Logic Analyzer),以預(yù)先設(shè)定...
2019-11-22 標(biāo)簽:fpga數(shù)據(jù)工具 2.8k 0
FPGA的基本概念與工程實(shí)現(xiàn)主要點(diǎn)
FPGA 器件屬于專用集成電路中的一種半定制電路,是可編程的邏輯列陣,能夠有效的解決原有的器件門電路數(shù)較少的問題。FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出...
FPGA設(shè)計(jì)的主要難點(diǎn)是熟悉硬件系統(tǒng)以及內(nèi)部資源,保證設(shè)計(jì)的語言能夠?qū)崿F(xiàn)元器件之間的有效配合,提高程序的可讀性以及利用率。這也對設(shè)計(jì)人員提出了比較高的要...
FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的,存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式,并最...
基于偽隨機(jī)序列的噪音干擾FPGA實(shí)現(xiàn)
偽隨機(jī)序列是具有某種隨機(jī)特性的確定的序列。它們是由移位寄存器產(chǎn)生確定序列,然而他們卻具有某種隨機(jī)特性的隨機(jī)序列。因?yàn)橥瑯泳哂须S機(jī)特性,無法從一個已經(jīng)產(chǎn)生...
FPGA的配置方式有以下幾種,JTAG,AS,PS,AP,F(xiàn)PP等幾種。
基于FPGA的SDRAM控制器設(shè)計(jì):SDRAM寫模塊講解
SDRAM是多Bank結(jié)構(gòu),例如在一個具有兩個Bank的SDRAM的模組中,其中一個Bank在進(jìn)行預(yù)充電期間,另一個Bank卻馬上可以被讀取,這樣當(dāng)進(jìn)行...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |