完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章：13051個 瀏覽：640174次 帖子：8011個
SoC的頂層的約束適用于FPGA到其各自時鐘域中的各個Flip_Flop，如果定義了跨時鐘域，也適用于FPGA之間。當(dāng)我們可以確保每個FPGA邊界都有一...
ARM核是一個非常緊湊的設(shè)計，影子寄存器的引入就是這種設(shè)計的表現(xiàn)。通過引入影子寄存器，指令可以重復(fù)使用相同的寄存器編碼，但是在不同模式下，這些編碼對應(yīng)不...
基于FPGA的PCIE應(yīng)用架構(gòu)設(shè)計分析（2）
通過AXI_Lite接口來配置Bram，通過這個ram來與PC機(jī)進(jìn)行一定的數(shù)據(jù)交互，解決圖像斷幀的現(xiàn)象
2023-02-23 標(biāo)簽：fpga數(shù)據(jù)傳輸PCIe 2.5k 0
基于FPGA實現(xiàn)FIR數(shù)字濾波電路的設(shè)計及應(yīng)用
這樣就可以把FIR濾波器設(shè)計成具有線性相位。利用這一情況，可以得到的乘法結(jié)構(gòu)，需要（N+1）/2次乘法，僅是級聯(lián)或并聯(lián)結(jié)構(gòu)所需次數(shù)的一半，因此，實際應(yīng)用...
2020-12-22 標(biāo)簽：fpga轉(zhuǎn)換器汽車電子 2.5k 0
FPGA雙口RAM的使用主要涉及配置和使用雙端口RAM模塊。雙端口RAM的特點(diǎn)是有兩組獨(dú)立的端口，可以對同一存儲塊進(jìn)行讀寫操作，從而實現(xiàn)并行訪問。
FPGA 即 Field Programmable Gate Arrays，現(xiàn)場可編程門陣列。如果邏輯代數(shù)為數(shù)字世界的理論指導(dǎo)，那么邏輯門電路就是蓋起座...
鋯石FPGA A4_Nano開發(fā)板視頻：PS/2的控制原理
PS/2接口是輸入裝置接口，而不是傳輸接口。所以PS2口根本沒有傳輸速率的概念，只有掃描速率。在Windows環(huán)境下，ps/2鼠標(biāo)的采樣率默認(rèn)為60次...
基于LabVIEW軟件和PCl－5640R數(shù)據(jù)卡實現(xiàn)和雷達(dá)回波模擬器的設(shè)計
現(xiàn)如今，為雷達(dá)檢測提供回波模擬信號的雷達(dá)回波模擬器層出不窮，而絕大多數(shù)模擬器采用微型計計算機(jī)+數(shù)字信號處理器件（DSP）＋數(shù)模轉(zhuǎn)換（D／A） 的方式。這...
話說網(wǎng)表約束中的CLOCK_DEDICATED_ROUTE、MARK_DEBUG和DONT_TOUCH，在實際工程中常常都可能遇上。MARK_DEBUG...
programmer燒寫用戶數(shù)據(jù)到flash-v1
今天有客戶提出怎樣把用戶數(shù)據(jù)寫入到flash的操作，本來以為寫的programmer都不支持了，但是經(jīng)過多次驗證發(fā)現(xiàn)還是可以的，可能之前的驗證哪里有點(diǎn)問...
2024-11-28 標(biāo)簽：FPGAFlaShprogrammer 2.5k 0
Vitis HLS工具在Standalone模式下調(diào)用Xilinx Vision Library L1 API例程
在論壇上遇到在高層次綜合工具中調(diào)用視覺庫遇到的大多數(shù)問題都和 opencv 庫以及Xilinx Vision 庫的安裝路徑有關(guān)，如今 Vitis HLS...
使用MATLAB Simulink和HDL編碼器創(chuàng)建自定義IP--AWB
自動白平衡模塊的設(shè)計是使用 HDL Coder 在 MATLAB 和 Simulink 中創(chuàng)建的。HDL Coder能夠生成 HDL 文件，這些文件可以...
基于VHDL的串口RS232電路設(shè)計 隨著電子技術(shù)的發(fā)展，現(xiàn)場可編程門陣列 FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn)，使得電子系統(tǒng)的設(shè)計者利用與器件相...
FPGA（現(xiàn)場可編程門陣列）芯片中的觸發(fā)器是一種重要的存儲元件，它在數(shù)字電路設(shè)計中起著至關(guān)重要的作用。觸發(fā)器的主要功能是存儲和同步數(shù)字信號，確保電路在正...
基于FPGA芯片HMAC_SHA1_96計算術(shù)運(yùn)算單元的硬件設(shè)計
圖2算法的幾點(diǎn)說明：① _ipad表示補(bǔ)位后的密鑰與ipad 異或的結(jié)果，K_opad表示補(bǔ)位后的密鑰與opad異或的結(jié)果；② 次SHA1運(yùn)算包括生成W...
2020-07-22 標(biāo)簽：fpga寄存器網(wǎng)絡(luò) 2.5k 0
根據(jù)FIFO工作的時鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。在時鐘沿來臨時同時發(fā)生讀寫操作。異步...
本項目中，需要使用STM32的USART6串口與FPGA板（下位機(jī)）通信，需要發(fā)送和接收數(shù)據(jù)，有報文應(yīng)答機(jī)制。
基于FPGA 的數(shù)字核脈沖分析器硬件設(shè)計方案，該方案采用現(xiàn)場可編程邏輯部件（FPGA），完成數(shù)字多道脈沖幅度分析儀的硬件設(shè)計。
fpga封裝技術(shù)和arm架構(gòu)的優(yōu)缺點(diǎn)
FPGA封裝技術(shù)和ARM架構(gòu)是兩個不同的概念，分別屬于硬件設(shè)計的不同領(lǐng)域。
異步時序電路是指電路中除以使用帶時鐘的觸發(fā)器外,還可以使用不帶時鐘的觸發(fā)器和延遲元件作為存儲元件;電路中沒有統(tǒng)一的時鐘;電路狀態(tài)的改變由外部輸入的變化直接引起.
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
