完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13034個(gè) 瀏覽:639696次 帖子:8008個(gè)
FPGA研發(fā)設(shè)計(jì)規(guī)范的簡(jiǎn)明探討
每個(gè)module應(yīng)存在于單獨(dú)的源文件中,源文件名應(yīng)與其所包含的模塊名相同。每個(gè)設(shè)計(jì)都應(yīng)該有一個(gè)完善的文件頭,包含公司名稱、設(shè)計(jì)者、設(shè)計(jì)時(shí)間、文件名、所屬...
2024-04-26 標(biāo)簽:FPGA 1.4k 0
國(guó)產(chǎn)ARM + FPGA的CSI通信案例介紹
CSI總線是一項(xiàng)用于將圖像傳感器與處理器連接的并行通信接口,在工業(yè)自動(dòng)化、能源電力、智慧醫(yī)療等領(lǐng)域得到廣泛應(yīng)用,具備了高帶寬,開發(fā)難度低和低成本優(yōu)點(diǎn)。
基于Verilog HDL的FPGA圖像濾波處理仿真實(shí)現(xiàn)
注意這里的A是double類型的,直接進(jìn)行imshow會(huì)全白,要轉(zhuǎn)化到0-1:A=A./255,或者把double類型轉(zhuǎn)化為整形。
Xilinx SelectIO資源內(nèi)部的IDELAYE2應(yīng)用介紹
本文我們介紹下Xilinx SelectIO資源內(nèi)部IDELAYE2資源應(yīng)用。IDELAYE2原句配合IDELAYCTRL原句主要用于在信號(hào)通過引腳進(jìn)入...
2024-04-26 標(biāo)簽:FPGA時(shí)鐘信號(hào)Vivado 5.2k 0
FPGA 設(shè)計(jì)加密算法具有安全性高,加密速度快,開發(fā)周期短,開發(fā)成本較低, 可重配,可靠性高以及移植性好等優(yōu)點(diǎn)。 系統(tǒng)鏈路部分采用 Aurora 協(xié)議,...
基于FPGA的內(nèi)部LVDS接收器設(shè)計(jì)
LVDS是一種低壓低功耗的高速串行差分?jǐn)?shù)據(jù)傳輸標(biāo)準(zhǔn),在高速數(shù)據(jù)互聯(lián)和數(shù)據(jù)通信領(lǐng)域得到廣泛的應(yīng)用,主流的FPGA器件都集成了高速的LVDS收發(fā)器。
添加約束的目的是為了告訴FPGA你的設(shè)計(jì)指標(biāo)及運(yùn)行情況。在上面的生成約束之后,在Result àxx.sdc中提供約束參考(請(qǐng)注意該文件不能直接添加到工...
AMD FPGA在配置了適當(dāng)?shù)膯?dòng)模式后,上電即會(huì)按該模式去加載配置文件。以7系列FPGA為例,假設(shè)設(shè)置模式引腳M[2:0]=3’b001,上電后FPG...
基于FPGA設(shè)計(jì)的BRAM內(nèi)部結(jié)構(gòu)
再看末級(jí)觸發(fā)器對(duì)BRAM時(shí)序性能的影響,下圖依次展示了7系列FPGA、UltraScale+和Versal芯片在未使用和使用末級(jí)觸發(fā)器兩種情形下時(shí)鐘到輸...
基于FPGA技術(shù)的USB2.0接口設(shè)計(jì)實(shí)踐
本次設(shè)計(jì)我們選擇一款開發(fā)設(shè)備,一塊廉價(jià)的開發(fā)板,其中的USB芯片是Cypress的FX2LP系列中的CY7C68013A代,詳細(xì)的介紹大家可以去Cypr...
Xilinx FPGA BGA推薦設(shè)計(jì)規(guī)則和策略(二)
工程師必須在設(shè)計(jì)階段早期評(píng)估功率需求,以確保有足夠的層和面積為需要功率的BGA焊盤提供足夠的功率。
基于FPGA的六自由度機(jī)器人視覺伺服控制方案設(shè)計(jì)
? 機(jī)器人視覺系統(tǒng)的硬件選擇直接影響圖像采集,圖像的質(zhì)量和后期的處理,并影響整個(gè)控制系統(tǒng)的實(shí)時(shí)性,所以應(yīng)根據(jù)要求和這些硬件性能,嚴(yán)格選擇硬件?;谝辽?..
各行各業(yè)紛紛采用FPGA芯片是源于FPGA融合了ASIC和基于處理器的系統(tǒng)的最大優(yōu)勢(shì)。 FPGA能夠提供硬件定時(shí)的速度和穩(wěn)定性,且無需類似自定制ASIC...
基于FPGA VHDL的ASK調(diào)制與解調(diào)
ASK即“幅移鍵控”又稱為“振幅鍵控”,也有稱為“開關(guān)鍵控”(通斷鍵控)的,所以又記作OOK信號(hào)。ASK是一種相對(duì)簡(jiǎn)單的調(diào)制方式。
基于FPGA BRAM的多端口地址查找表與FPGA BRAM的資源分析
在多端口交換機(jī)的設(shè)計(jì)中,交換機(jī)的每個(gè)端口都會(huì)各自維護(hù)一張查找表,數(shù)據(jù)幀進(jìn)入到交換機(jī)后,需要進(jìn)行查表和轉(zhuǎn)發(fā)。
如何利用Tcl腳本在Manage IP方式下實(shí)現(xiàn)對(duì)IP的高效管理
在Vivado下,有兩種方式管理IP。一種是創(chuàng)建FPGA工程之后,在當(dāng)前工程中選中IP Catalog,生成所需IP,這時(shí)相應(yīng)的IP會(huì)被自動(dòng)添加到當(dāng)前工...
基于FPGA的數(shù)字電壓表(AD)設(shè)計(jì)
TLC549是一個(gè)8位的串行模數(shù)轉(zhuǎn)換器,A/D轉(zhuǎn)換時(shí)間最大為17us,最大轉(zhuǎn)換速率為4MHz。下圖為TLC549的訪問時(shí)序,從圖中可以看出,TLC549...
2024-04-22 標(biāo)簽:FPGA轉(zhuǎn)換器電壓表 2.4k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |