完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13039個(gè) 瀏覽:639836次 帖子:8010個(gè)
EasyGo使用筆記丨分布式光伏集群并網(wǎng)控制硬件在環(huán)仿真應(yīng)用
在“高比例新能源接入”的背景下,開發(fā)一個(gè)基于硬件在環(huán)技術(shù)的平臺,用以仿真測試光伏逆變器及其控制策略,顯得尤為迫切且具有重大的實(shí)際價(jià)值。其不但能夠保證仿真...
2024-07-12 標(biāo)簽:FPGA電力電子技術(shù)實(shí)時(shí)仿真 1.3k 0
博主Greg Ferro在其Ethereal Mind網(wǎng)頁上發(fā)布了一則關(guān)于 Corsa Technology簡短博客信息,提到Corsa公司制作了一對基...
基于FPGA的MicroBlade串口設(shè)計(jì)
MicroBlade 處理器軟核 IP是實(shí)現(xiàn)基于 RISC-V(Reduced Instruction Set Computer,精簡指令集計(jì)算機(jī))指令...
2023-08-18 標(biāo)簽:處理器fpga計(jì)算機(jī) 1.3k 0
當(dāng)采用現(xiàn)場可編程門陣列(FPGA)進(jìn)行設(shè)計(jì)時(shí),電源排序是需要考慮的一個(gè)重要的方面。通常情況下,F(xiàn)PGA 供應(yīng)商都規(guī)定了電源排序要求,因?yàn)橐粋€(gè)FPGA所需...
在新的半導(dǎo)體制造工藝中,F(xiàn)PGA通常是最先被采用、驗(yàn)證和優(yōu)化該工藝的器件之一。Altera公司資深副總裁,首席技術(shù)官M(fèi)isha Burich認(rèn)為,目前業(yè)...
2012-05-31 標(biāo)簽:FPGAAltera混合系統(tǒng)架構(gòu) 1.3k 2
基于Xilinx Spartan系列FPGA和VHDL語言設(shè)計(jì)衛(wèi)星數(shù)據(jù)存儲糾錯(cuò)系統(tǒng)
空間飛器在太空環(huán)境中面臨的主要問題之一就是輻射。太空中的各種高能粒子(包括高能質(zhì)子、中子、α粒子、得離子等)具有很高的動(dòng)能,通過時(shí)可能會影響半導(dǎo)體電路的...
基于FPGA器件實(shí)現(xiàn)UART適應(yīng)自頂向下的設(shè)計(jì)
UART(通用異步收發(fā)器)是廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。UART允許在串行鏈路上進(jìn)行全雙工的通信。專用的UART集成電路如8250,8251,NS164...
高校實(shí)驗(yàn)室控制算法快速驗(yàn)證測試筆記
基于高校實(shí)驗(yàn)室搭建功率實(shí)物系統(tǒng)比較繁瑣,且前期學(xué)生實(shí)驗(yàn)存在較多問題,一開始自己做控制器既要畫硬件板子,還要編寫控制代碼,開發(fā)調(diào)試的周期比較長。
萊迪思新產(chǎn)品可以提高硬件安全性的MachXO3D FPGA詳細(xì)介紹
萊迪思半導(dǎo)體公司推出MachXO3D FPGA,用于在各類應(yīng)用中保障系統(tǒng)安全。不安全的系統(tǒng)會導(dǎo)致數(shù)據(jù)和設(shè)計(jì)盜竊、產(chǎn)品克隆和過度構(gòu)建以及設(shè)備篡改或劫持等問...
基于Verilog HDL的FPGA圖像濾波處理仿真實(shí)現(xiàn)
注意這里的A是double類型的,直接進(jìn)行imshow會全白,要轉(zhuǎn)化到0-1:A=A./255,或者把double類型轉(zhuǎn)化為整形。
什么是深度學(xué)習(xí)?深度學(xué)習(xí)在FPGA上的優(yōu)缺點(diǎn)
神經(jīng)網(wǎng)絡(luò)是一種模擬人腦的神經(jīng)元和神經(jīng)網(wǎng)絡(luò)的計(jì)算模型。
2023-02-01 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)機(jī)器學(xué)習(xí) 1.3k 0
關(guān)于FPGA設(shè)計(jì)中多時(shí)鐘域和異步信號處理有關(guān)的問題
當(dāng)這些時(shí)鐘一啟動(dòng),它們之間存在一個(gè)固定的相位關(guān)系,如此可以避免任何建立時(shí)間和保持時(shí)間違規(guī)。只要時(shí)鐘沒有漂移,就沒有任何時(shí)序違規(guī)出現(xiàn),并且器件會如預(yù)想那樣工作。
FPGA設(shè)計(jì)升級訓(xùn)練的6大關(guān)鍵技術(shù)
邏輯復(fù)制是一種最基本的通過增加面積改善時(shí)序條件的優(yōu)化手段。這種方法最常用的場合是調(diào)整信號的扇出。當(dāng)一個(gè)信號要驅(qū)動(dòng)后級的許多單元時(shí),也就是有多級扇出時(shí),可...
2018-05-15 標(biāo)簽:fpga 1.3k 0
FPGA構(gòu)造勘察技巧 FPGA Editor提升效率的小訣竅
工程師在設(shè)計(jì)過程中,經(jīng)常需要一定的創(chuàng)造力(你不妨稱之為數(shù)字管道膠帶)才能夠保證設(shè)計(jì)的順利完成。過去8年時(shí)間里,我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地...
在友晶LabCloud平臺上使用PipeCNN實(shí)現(xiàn)ImageNet圖像分類
利用深度卷積神經(jīng)網(wǎng)絡(luò)(CNN)進(jìn)行圖像分類是通過使用多個(gè)卷積層來從輸入數(shù)據(jù)中提取特征,最后通過分類層做決策來識別出目標(biāo)物體。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |