完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13039個 瀏覽:639813次 帖子:8010個
MicroSAR數(shù)字接收機(jī)的FPGA實現(xiàn)
之前給大家介紹過楊百翰大學(xué)地球微波遙感實驗室(MERS)開發(fā)的microSAR,一種小型低成本LFM-CW SAR系統(tǒng)。在這一經(jīng)驗的基礎(chǔ)上,BYU與Ar...
2023-12-25 標(biāo)簽:fpga濾波器數(shù)字接收機(jī) 1.3k 0
工程師須知:FPGA 的演進(jìn)、優(yōu)勢、設(shè)計、改進(jìn)
1989年我第一次接觸到電路板的時候,上面密布著一系列的TTL、CMOS芯片,一顆14~20只管腳的芯片中一般只有4-6個簡單的“門”,十幾個芯片的大板...
2015-07-31 標(biāo)簽:FPGA數(shù)字信號處理 1.3k 0
工業(yè)電子產(chǎn)品的發(fā)展趨勢是更小的電路板尺寸、更時尚的外形和更具成本效益。由于這些趨勢,電子系統(tǒng)設(shè)計人員必須降低印刷電路板(PCB)的尺寸和成本。使用現(xiàn)場可...
使用高速數(shù)據(jù)轉(zhuǎn)換器快速取得成功的關(guān)鍵
開始新的硬件設(shè)計之前,工程師經(jīng)常會在自己的測試臺上評估最重要的芯片。一旦獲得了運行典型評估板所需的設(shè)備,組件評估通常會在理想情況的電源和信號源下進(jìn)行。
2020-11-02 標(biāo)簽:fpga德州儀器數(shù)據(jù)轉(zhuǎn)換器 1.3k 0
本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開始,最詳細(xì)操作步驟,最直白的言語描述,手把手的“傻瓜式”講解,讓電子、信息、通信類專業(yè)學(xué)生、初...
單一的DSP或FPGA實現(xiàn)的數(shù)字系統(tǒng)在未來注定會被取代
數(shù)字信號處理技術(shù)和大規(guī)模集成電路技術(shù)的迅猛發(fā)展,為我們設(shè)計數(shù)字電路提供了新思路和新方法。當(dāng)前數(shù)字系統(tǒng)設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。...
組合邏輯環(huán)路(Combinational Loops):指組合邏輯的輸出信號不經(jīng)過任何時序邏輯電路(FF等),而直接反饋到輸入節(jié)點,從而構(gòu)成的電路環(huán)路。
閱讀本文的人群:熟悉數(shù)字電路基本知識(如加法器、計數(shù)器、RAM等),熟悉基本的同步電路設(shè)計方法,熟悉HDL語言,對FPGA的結(jié)構(gòu)有所了解,對FPGA設(shè)計...
Achronix公司將推出專注AI機(jī)器學(xué)習(xí)和高帶寬應(yīng)用突破性FPGA的說明
Achronix公司是一家成立于2004的私有企業(yè),專門提供高性能現(xiàn)場可編程邏輯門陣列(FPGA)解決方案和支持性設(shè)計工具。在設(shè)計、制造、交付和支持基于...
2019-06-09 標(biāo)簽:FPGAAI機(jī)器學(xué)習(xí) 1.3k 0
采用可編程邏輯器件和VHDL語言實現(xiàn)CF卡接口的設(shè)計
CF卡是目前應(yīng)用最為廣泛的存儲卡,由于它不帶驅(qū)動器,也沒有其它的移動部件,因此,極少出現(xiàn)機(jī)械故障,使存儲的圖像數(shù)據(jù)更加安全。CF卡的使用壽命也非常長,即...
【經(jīng)驗分享】玩轉(zhuǎn)FPGA串口通信:從“幻覺調(diào)試”到代碼解析
FPGA開發(fā),思路先行!玩FPGA板子,讀代碼是基本功!尤其對從C語言轉(zhuǎn)戰(zhàn)FPGA的“寶貝們”來說,適應(yīng)流水線(pipeline)編程可能需要點時間。上...
高速數(shù)字轉(zhuǎn)換器與FPGA開發(fā)電路指南
高速轉(zhuǎn)換器三種最常用的數(shù)字輸出是互補金屬氧化物半導(dǎo)體(CMOS)、低壓差分信號(LVDS)和電流模式邏輯(CML)。
2015-02-04 標(biāo)簽:FPGAMCU轉(zhuǎn)換器 1.3k 0
如何學(xué)好FPGA呢,很多人很困惑,多數(shù)停留在基礎(chǔ)位置徘徊,我就這方面問題給大家談幾點自己的看法。
根據(jù)數(shù)據(jù)流的關(guān)系,我們可以采用單路徑延遲反饋(Single-pathDelay Feedback, SDF)運算單元流水結(jié)構(gòu),SDF單元如下圖所示。
2024-03-28 標(biāo)簽:FPGA 1.3k 0
掩膜成本升高和日漸增加的最小批量要求是當(dāng)前半導(dǎo)體業(yè)界的兩種趨勢,使FPGA比與其競爭的ASIC具有更高成本效益。這兩種趨勢還使得FPGA的市場份額,及以...
為什么需要高速轉(zhuǎn)換器轉(zhuǎn)FPGA串行接口
通道數(shù)據(jù)速率定義為312.5 Mbps與3.125 Gbps之間,源阻抗與負(fù)載阻抗定義為100 Ω ±20%。差分電平定義為標(biāo)稱800 mV峰峰值、共模...
現(xiàn)場可編程門陣列(FPGA)被發(fā)現(xiàn)在眾多的原型和低到中等批量產(chǎn)品的心臟。 FPGA的主要優(yōu)點是在開發(fā)過程中的靈活性,簡單的升級路徑,更快地將產(chǎn)品推向市場...
混合FPGA/DSP基平臺 是為無線基站提供一種有效設(shè)計的方法
FPGA和DSP之間的“智能配分”可使無線系統(tǒng)設(shè)計師獲得最佳性能組合和成本——效能。應(yīng)用DSP和FPGA組合可使成本降低。對于無線基站,組合有DSP可編...
使用2D NoC簡化FPGA可編程邏輯功能的應(yīng)用設(shè)計
對于AXI interconnect模塊,我們采用Github上開源的AXI4總線連接器來實現(xiàn),這個AXI4總線連接器將4個AXI4總線主設(shè)備連接到8個...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |