完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13039個(gè) 瀏覽:639809次 帖子:8010個(gè)
FPGA中的fast corner和slow corner介紹
在FPGA的時(shí)序分析頁面,我們經(jīng)常會(huì)看到`Max at Slow Process Corner`和`Min at Fast Process Corner...
關(guān)于 Tcl 在 Vivado中的應(yīng)用文章從 Tcl 的基本語法和在 Vivado 中的 應(yīng)用展開,繼上篇《用 Tcl 定制 Vivado 設(shè)計(jì)實(shí)現(xiàn)流程...
2023-05-05 標(biāo)簽:fpgaIC設(shè)計(jì)Xilinx 4.5k 0
我們基于現(xiàn)場可編程門陣列 (FPGA) 的多軸電機(jī)控制解決方案是確定性、高精度、低功耗的 IP 套件產(chǎn)品,具有靈活的設(shè)計(jì)選項(xiàng)和廣泛的資源。該解決方案包括...
如果對上述任何一項(xiàng)的答案是否定的,那么組織應(yīng)該強(qiáng)烈考慮內(nèi)置防篡改對策的半導(dǎo)體,以便他們可以根據(jù)設(shè)備在其生命周期中可能出現(xiàn)的風(fēng)險(xiǎn)場景定制其篡改響應(yīng)。例如,...
用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程
今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列:用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程。
現(xiàn)在的FPGA正變得越來越復(fù)雜,向引腳分配信號的任務(wù)曾經(jīng)很簡單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少...
FPGA原型驗(yàn)證系統(tǒng)中復(fù)制功能模塊的作用
在進(jìn)行FPGA原型驗(yàn)證的過程中,當(dāng)要把大型的SoC進(jìn)行FPGA原型驗(yàn)證時(shí),有時(shí)候會(huì)遇到一種情況,同樣的接口分兩組出去到不同的模塊,而這兩個(gè)模塊規(guī)模較大,...
在FPGA開發(fā)過程中,我們常常會(huì)用到一些IP廠商提供的集成化模塊IP,通常情況下,這些IP經(jīng)過了驗(yàn)證,可通過一系列配置后直接使用。為方便廣大FPGA開發(fā)...
中端市場出現(xiàn)填空機(jī)遇 FPGA未來局勢分析
根據(jù)Frost&Sullivan發(fā)布的數(shù)據(jù)顯示,2021年全球FPGA市場規(guī)模為68.6億美元,相較2020年的60.8億美元,同比增長 12....
半導(dǎo)體存儲器是一種能存儲大量二值信息的半導(dǎo)體器件。在電子計(jì)算機(jī)以及其他一些數(shù)字系統(tǒng)的工作過程中,都需要對大量的數(shù)據(jù)進(jìn)行存儲。因此,存儲器也就成為了數(shù)字系...
從FPGA說起的深度學(xué)習(xí):數(shù)據(jù)并行性
這是新的系列教程,在本教程中,我們將介紹使用 FPGA 實(shí)現(xiàn)深度學(xué)習(xí)的技術(shù),深度學(xué)習(xí)是近年來人工智能領(lǐng)域的熱門話題。
Vivado使用進(jìn)階:讀懂用好Timing Report
《XDC 約束技巧》系列中討論了XDC 約束的設(shè)置方法、約束思路和一些容易混淆的地方。我們提到過約束是為了設(shè)計(jì)服務(wù),寫入 Vivado中 的 XDC 實(shí)...
2023-05-04 標(biāo)簽:fpgaFPGA設(shè)計(jì)時(shí)序分析 6k 0
FCBGA基板技術(shù)的發(fā)展趨勢及應(yīng)用前景展望
倒裝芯片球柵格陣列(FCBGA)基板作為人工智能、5G、大數(shù)據(jù)、高性能計(jì)算、智能汽車和數(shù)據(jù)中心等新興需求應(yīng)用的CPU、圖形處理器(GPU)、FPGA等高...
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-按鍵使用教程
系統(tǒng)性的掌握技術(shù)開發(fā)以及相關(guān)要求,對個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助,希望對大家有所幫助。本次帶來Vivado系列,按鍵的使用教程。話不多說,上貨。
FPGA SoC電源應(yīng)用中集成柔性功率器件的使用
工業(yè)電子產(chǎn)品的發(fā)展趨勢是更小的電路板尺寸、更時(shí)尚的外形和更具成本效益。由于這些趨勢,電子系統(tǒng)設(shè)計(jì)人員必須降低印刷電路板(PCB)的尺寸和成本。使用現(xiàn)場可...
2023-04-28 標(biāo)簽:fpga轉(zhuǎn)換器ldo 1.4k 0
如何對SoC進(jìn)行手動(dòng)FPGA分區(qū)
對SoC芯片要進(jìn)行FPGA原型驗(yàn)證,假如設(shè)計(jì)較大,要將SoC中不同功能模塊或者邏輯模塊分別分配到特定的FPGA,那么對SoC的分割策略尤為重要
Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析
在進(jìn)行FPGA的設(shè)計(jì)時(shí),經(jīng)常會(huì)需要在綜合、實(shí)現(xiàn)的階段添加約束,以便能夠控制綜合、實(shí)現(xiàn)過程,使設(shè)計(jì)滿足我們需要的運(yùn)行速度、引腳位置等要求。通常的做法是設(shè)計(jì)...
簡單總結(jié)一下Verilog在設(shè)計(jì)時(shí)的不方便地方
Verilog始于20世紀(jì)80年代初,是一家名為Gateway Design Automation的公司的專有硬件描述語言(HDL)。最初的Verilo...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |