完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13045個 瀏覽:640034次 帖子:8011個
Xilinx FPGA底層資源架構(gòu)與設(shè)計規(guī)范
這一次給大家分享的內(nèi)容主要涉及Xilinx FPGA內(nèi)的CLBs,SelectIO和Clocking資源,適合對FPGA設(shè)計有時序要求,卻還沒有足夠了解...
基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計
TL6678ZH-EVM開發(fā)板基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點/浮點DSP,以及Xilinx Zynq...
SPI_InitStructure.SPI_Direction = SPI_Direction_2Lines_FullDuplex; //全雙工 ...
關(guān)于航天工業(yè)組件的JESD204B標(biāo)準(zhǔn)快速數(shù)據(jù)接口
十多年來,寬帶衛(wèi)星有效載荷通信系統(tǒng)都是使用數(shù)據(jù)轉(zhuǎn)換器構(gòu)建的,這些數(shù)據(jù)轉(zhuǎn)換器使用低壓差分信號(LVDS)數(shù)據(jù)接口連接到現(xiàn)場可編程門陣列(FPGA)或?qū)S眉?..
在FPGA中利用IP核實現(xiàn)SOC系統(tǒng)中的串口收發(fā)接口的設(shè)計
在基于FPGA的SOC設(shè)計中,常使用串口作為通信接口,但直接用FPGA進行串口通信數(shù)據(jù)的處理是比較繁雜的,特別是直接使用FPGA進行串口通信的協(xié)議的解釋...
有些FPGA中是不能直接對浮點數(shù)進行操作的,只能采用定點數(shù)進行數(shù)值運算。對于FPGA而言,參與數(shù)學(xué)運算的書就是16位的整型數(shù),但如果數(shù)學(xué)運算中出現(xiàn)小數(shù)怎...
2021-08-12 標(biāo)簽:fpga數(shù)據(jù)浮點運算 5.7k 0
XILINX FPGA IP之AXI Traffic Generator
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列(流量)。它根據(jù)IP的...
Xilinx FPGA中IDELAYCTRL參考時鐘控制模塊的使用
IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spa...
VCCINT:核心工作電壓,PCI Express (PCIe) 硬核IP 模塊和收發(fā)器物理編碼子層(PCS) 電源。一般電壓都很低,目前常用的FPGA...
采用VHDL語言在FPGA芯片上實現(xiàn)NAND Flash的數(shù)據(jù)存儲系統(tǒng)的設(shè)計
NAND Flash存儲設(shè)備是Flash內(nèi)存的一種,其內(nèi)部采用非線性宏單元模式,為固態(tài)大容量內(nèi)存的實現(xiàn)提供了廉價有效的解決方案。NAND Flash存儲...
采用FPGA控制實現(xiàn)全彩LED顯示系統(tǒng)的設(shè)計
提出了一種基于FPGA 的LED 掃描屏控制系統(tǒng)的實現(xiàn)方案,通過 硬件和軟件的輔助設(shè)計,完全實現(xiàn)了對LED 顯示屏的掃描控制?;贔PGA 的硬件設(shè)計大...
ARM,DSP,FPGA,CPLD,SOPC,SOC的區(qū)別 FPGA與CPLD的區(qū)別詳解
ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系 arm是一種嵌入式芯片,比單片機功能強,可以針對需要增加外設(shè)。類似于通用cpu...
正標(biāo)與反標(biāo)的概念及FPGA設(shè)計流程
FPGA利用小型查找表(16×1RAM)來實現(xiàn)組合邏輯,每個查找表連接到一個D觸發(fā)器的輸入端,觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動I/O,由此構(gòu)成了既可實現(xiàn)...
采用FPGA為控制核心實現(xiàn)優(yōu)化三軸伺服控制器的設(shè)計
目前伺服控制器的設(shè)計多以DSP或MCU為控制核心,伺服控制器是用來控制伺服馬達的一種器件,一般是通過位置、速度和力矩三種方式對伺服馬達進行控制,實現(xiàn)高精...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |