完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13049個 瀏覽:640109次 帖子:8011個
wang1113的作業(yè)LCD1602滾動顯示視頻。
本系統(tǒng)以FPGA作為高性能實時信號處理系統(tǒng)的數(shù)據(jù)采集和控制中心,2片DSP為數(shù)據(jù)處理中心,主要包括4個功能模塊——數(shù)據(jù)采集模塊、FPGA數(shù)據(jù)控制模塊、D...
2019-04-23 標(biāo)簽:dspfpga控制系統(tǒng) 5.2k 0
顧名思義,output_delay就是指輸出端口的數(shù)據(jù)相對于參數(shù)時鐘邊沿的延時。
2022-09-26 標(biāo)簽:fpga數(shù)據(jù)時鐘 5.2k 0
采用FPGA芯片實現(xiàn)FFT處理器的設(shè)計
數(shù)字信號處理主要研究采用數(shù)字序列或符號序列表示信號,并用數(shù)字計算方法對這些序列進(jìn)行處理,以便把信號變換成符合某種需要的形式。在現(xiàn)代數(shù)字信號處理中,最常用...
2019-01-15 標(biāo)簽:處理器fpga數(shù)字信號處理 5.2k 0
基帶信號生成模塊(pcm.v)產(chǎn)生碼率為390.625kbps的基帶數(shù)據(jù),送給Coder.v完成相對碼的轉(zhuǎn)換,同時將絕對碼送CXD301擴(kuò)展口觀測。轉(zhuǎn)換...
2023-03-29 標(biāo)簽:fpga示波器數(shù)字信號處理 5.2k 0
Xilinx FPGA IP之Block Memory Generator功能概述
Xilinx Block Memory Generator(BMG)是一個先進(jìn)的內(nèi)存構(gòu)造器,它使用Xilinx fpga中的嵌入式塊RAM資源生成面積和...
在實際工作中,許多公司對Verilog程序編寫規(guī)范都有要求。在公司內(nèi)部統(tǒng)一Verilog程序編寫規(guī)范不僅可以增強(qiáng)程序的可讀性、可移植性,而且也有助于邏輯...
高速高精度的數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)
設(shè)計了基于FPGA與ARM 芯片的數(shù)據(jù)采集系統(tǒng),F(xiàn)PGA 負(fù)責(zé)控制A/D轉(zhuǎn)換器,保證了采樣精度與處理速度,ARM負(fù)責(zé)邏輯控制及與上位機(jī)交互的實現(xiàn),并將采...
內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP和CPU等軟處理核(Soft Cor...
京微齊力新版福晞軟件工具全面優(yōu)化FPGA設(shè)計環(huán)境
FPGA 設(shè)計開發(fā)過程中,軟件是工程師必不可少的工具,好的軟件開發(fā)環(huán)境可以簡化設(shè)計者的設(shè)計流程,縮短開發(fā)時間,提升整體設(shè)計效率。
FPGA_soc學(xué)習(xí)教程:Intel Cyclone V SoC FPGA介紹
小梅哥最新款FPGA_SOC
基于FPGA的并行ADC與DAC Verilog實現(xiàn)案例
轉(zhuǎn)換的依據(jù)是一個簡單的運算關(guān)系:“補(bǔ)碼的整數(shù)值”+“原碼絕對值的整數(shù)值”=2^B,B為位寬。比如帶符號數(shù)原碼1110的補(bǔ)碼為1010:1110取絕對值0...
基于FPGA的視覺導(dǎo)航小車設(shè)計與實現(xiàn)
視覺導(dǎo)航作為新興起的技術(shù),受眾多研究者的青睞.設(shè)計了以現(xiàn)場可編程門列陣(FPGA)為控制核心的自主導(dǎo)航小車,采用一種新穎的自適應(yīng)路徑識別算法實現(xiàn)路徑的識...
?xilinx 的 FPGA 時鐘結(jié)構(gòu),7 系列 FPGA 的時鐘結(jié)構(gòu)和前面幾個系列的時鐘結(jié)構(gòu)有了很大的區(qū)別,7系列的時鐘結(jié)構(gòu)如下圖所示。
高精度三維成像聲吶的實現(xiàn)需要完成大規(guī)模信號同步采集和海量數(shù)據(jù)并行計算,為此,提出基于現(xiàn)場可編程邏輯門陣列的并行計算系統(tǒng)。在使用同源時鐘的前提下,利用Sp...
隨著儀器設(shè)計技術(shù)地快速發(fā)展,不論是現(xiàn)在還是未來,當(dāng)用戶使用的器件或?qū)嶒灠l(fā)生變化時,都需要用戶可以自定義自己的示波器操作以便滿足獨特的用戶需求。而PXIe...
采用單片高性能的Stratix系列FPGA器件的單路高清IP網(wǎng)絡(luò)攝像機(jī)的功能模塊方案
其組成與工作原理是攝像鏡頭收集所監(jiān)控場景的光學(xué)圖像,并將它們聚焦成像到 CCD 或 CMOS 成像器件的感光面上,其轉(zhuǎn)換輸出的視頻電信號經(jīng) A/D 變換...
2018-07-31 標(biāo)簽:FPGA網(wǎng)絡(luò)攝像機(jī) 5.1k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |