完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:6174個 瀏覽:639867次 帖子:8010個
DRAM :動態(tài)隨機存儲器,必須不斷的重新的加強 (REFRESHED) 電位差量,否則電位差將降低至無法有足夠的能量表現(xiàn)每一個記憶單位處于何種狀態(tài)。
在FPGA上對傳統(tǒng)內存進行基準測試。先前的工作[20],[22],[23],[47]試圖通過使用高級語言(例如OpenCL)在FPGA上對傳統(tǒng)存儲器(例...
用于信號和數(shù)據(jù)處理電路的DC-DC轉換器解決方案
LT8652S的工作頻率范圍為300 kHz至3 MHz,使設計人員能夠最大限度地減小外部元件尺寸,并避開AM無線電等關鍵頻段。靜音開關穩(wěn)壓器 2 技術...
電子設備在工作期間所消耗的電能,比如射頻功放,F(xiàn)PGA芯片,電源類產品,除了有用功外,大部分轉化成熱量散發(fā)。電子設備產生的熱量,使內部溫度迅速上升,如果...
各神經元根據(jù)當前時間步內接受的脈沖累加計算新的膜電位,更新后需要判斷當前膜電位是否超過脈沖發(fā)放的閾值膜電位,如果沒有超過,則該神經元在本次時間步內不再執(zhí)...
DAC/ADC IC上的集成硬化DSP改進了寬帶多通道系統(tǒng)
FPGA 內部 FIR 的另一個主要問題是與高 DSP 切片資源利用率相關的設計復雜性??紤]如何構建篩選器。 在硅上,濾波器的設計固定在芯片中的單個位置...
開源、可重用的軟件堆棧支持CbM的實時處理和算法開發(fā)
在本文中,我們將重點介紹軟件生態(tài)系統(tǒng)、數(shù)據(jù)分析工具和 軟件集成可用于CN0549的不同組件和 工程師和數(shù)據(jù)科學家如何利用它們進行應用程序開發(fā)。這是關于基...
如何使用LTpowerCAD電阻分壓器工具提高電源輸出調節(jié)精度
幾乎可以在任何電路中找到電源。從無線電收發(fā)器到微處理器、FPGA 和放大器,電源模塊存在于某個地方是保證的,這使得電源模塊成為任何模擬或數(shù)字電路的重要組成部分。
FPGA是由電路編程的芯片,支持“仿真”該電路。這種仿真的運行速度比使用ASIC實現(xiàn)的實際電路運行速度慢--它的時鐘頻率更慢,使用更多的功率,但它可以每...
2022-12-15 標簽:fpga數(shù)據(jù)中心 1.3k 0
FPGA和CPU一直是雷達信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理,CPU用于后端處理。隨著雷達系統(tǒng)的處理能力越來越強,越來越復雜,對信息...
2022-12-14 標簽:fpgagpu雷達系統(tǒng) 4.8k 0
Sobel 邊緣檢測的工作原理是檢測圖像在水平和垂直方向上的梯度變化。為此,將兩個卷積濾波器應用于原始圖像,然后組合這些卷積濾波器的結果以確定梯度的大小。
對于建立時間和保持時間本文就不再過多敘述,可參考【FPGA】幾種時序問題的常見解決方法-------3,可以說在數(shù)字高速信號處理中最基本的概念就是建立時...
對于系統(tǒng)設計工程師來說,時序問題在設計中是至關重要的,尤其是隨著時鐘頻率的提高,留給數(shù)據(jù)傳輸?shù)挠行ёx寫窗口越來越小,要想在很短的時間限制里,讓數(shù)據(jù)信號從...
基于T35F324的FPGA開發(fā)板圖像采集顯示系統(tǒng)方案
由于Trion的PLL是能輸出3個時鐘,因此將2個PLL都用上了,一個產生100MHz的系統(tǒng)時鐘,48/168M的LVDS慢/快時鐘,另一個PLL產生D...
國產FPGA助力開發(fā)者實現(xiàn)靈活高效的數(shù)控系統(tǒng)設計?
數(shù)控系統(tǒng)是采用數(shù)字化信息實現(xiàn)加工自動化的控制技術,由基本硬件與控制軟件組成。隨著集成電路的發(fā)展,數(shù)控系統(tǒng)已經發(fā)展到第二階段,即計算機數(shù)控系統(tǒng)(Compu...
2022-12-12 標簽:fpgaarm數(shù)控系統(tǒng) 2k 0
縮短MultiBoot流程中的回跳 (Fallback)時間
MultiBoot 是 FPGA 遠程更新配置文件時一種非常普遍的應用--為了確保安全,我們通常需要安排一個 Golden Image,升級失敗后 FP...
FIR、IIR濾波器的FPGA實現(xiàn)和仿真研究分析
通常根據(jù)所加的窗函數(shù)的不同,在頻域所得的低通濾波器的阻帶衰減也不同。常用的窗函數(shù)有矩形窗、三角窗、漢寧窗(升余弦窗)、BLACKMAN窗(二階升余弦窗)等。
Verilog HDL是一種用于數(shù)字系統(tǒng)設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型也稱為模塊。Verilo...
2022-12-08 標簽:fpgaVerilogVerilog HDL 4k 0
約束文件是FPGA設計中不可或缺的源文件。那么如何管理好約束文件呢? 到底設置幾個約束文件? 通常情況下,設計中的約束包括時序約束和物理約束。前者包括時...
換一批
編輯推薦廠商產品技術軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網 | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網 | 國民技術 | Microchip |
| 開關電源 | 步進電機 | 無線充電 | LabVIEW | EMC | PLC | OLED | 單片機 |
| 5G | m2m | DSP | MCU | ASIC | CPU | ROM | DRAM |
| NB-IoT | LoRa | Zigbee | NFC | 藍牙 | RFID | Wi-Fi | SIGFOX |
| Type-C | USB | 以太網 | 仿真器 | RISC | RAM | 寄存器 | GPU |
| 語音識別 | 萬用表 | CPLD | 耦合 | 電路仿真 | 電容濾波 | 保護電路 | 看門狗 |
| CAN | CSI | DSI | DVI | Ethernet | HDMI | I2C | RS-485 |
| SDI | nas | DMA | HomeKit | 閾值電壓 | UART | 機器學習 | TensorFlow |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |