完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ip核
IP就是知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國(guó)著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計(jì)好的電路功能模塊”。
文章:255個(gè) 瀏覽:52135次 帖子:250個(gè)
Linux驅(qū)動(dòng)開發(fā)筆記:對(duì)zynq PL部分IP核的驅(qū)動(dòng)開發(fā)過(guò)程
在對(duì)zynq進(jìn)行Linux驅(qū)動(dòng)開發(fā)時(shí),除了需要針對(duì)zynq內(nèi)ARM自帶的控制器適配驅(qū)動(dòng)外,還需要對(duì)zynq PL部分的IP核進(jìn)行驅(qū)動(dòng)開發(fā)。對(duì)于ARM來(lái)說(shuō)...
龍芯處理器IP核的FPGA驗(yàn)證平臺(tái)設(shè)計(jì)
本文利用Altera公司的FPGA開發(fā)工具對(duì)皋于國(guó)產(chǎn)龍芯I號(hào)處理器IP核的SoC芯片進(jìn)行ASIC流片前的系統(tǒng)驗(yàn)證,全實(shí)時(shí)方式運(yùn)行協(xié)同設(shè)計(jì)所產(chǎn)生的硬件代碼...
DDS,Director Digital Synthesis,直接頻率合成技術(shù),是指通過(guò)固定頻率的參考時(shí)鐘(采樣時(shí)鐘)生成指定頻率的正余弦信號(hào)。采用FP...
三個(gè)不同AXI IP核的實(shí)現(xiàn)的方法_性能的對(duì)比及差異的分析
本文先總結(jié)不同AXI IP核的實(shí)現(xiàn)的方法,性能的對(duì)比,性能差異的分析,可能改進(jìn)的方面。使用的硬件平臺(tái)是Zedboard。 不同的AXI總線卷積加速模塊的...
基于FPGA和8051單片機(jī)IP核的多功能頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)
文中在FPGA芯片中嵌入MC8051 IP Core,作為控制核心,利用Verilog HDL語(yǔ)言進(jìn)行編程,設(shè)計(jì)了以MC8051 IPCore為核心的控...
本應(yīng)用筆記介紹了FPGA (現(xiàn)場(chǎng)可編程門陣列)及其如何保護(hù)系統(tǒng)的關(guān)鍵功能和知識(shí)產(chǎn)權(quán)(IP)。本文探討了IP保護(hù)的各種途徑。SHA-1質(zhì)詢-響應(yīng)認(rèn)證被認(rèn)為...
基于SoPC系統(tǒng)的紅外解碼IP核的設(shè)計(jì)與實(shí)現(xiàn)方法研究
電子發(fā)燒友網(wǎng)核心提示:本文主要介紹了紅外解碼IP核在SoPC系統(tǒng)中的設(shè)計(jì)與實(shí)現(xiàn)方法,重點(diǎn)研究紅外系統(tǒng)的數(shù)據(jù)編碼和傳輸機(jī)制、紅外解碼電路的HDL設(shè)計(jì)、IP...
SoPC應(yīng)用設(shè)計(jì)的PLD開發(fā)工具要求詳解
電子發(fā)燒友網(wǎng)核心提示:對(duì)SoPC的開發(fā)而言,PLD工具是必不可少的。PLD開發(fā)工具必須進(jìn)一步發(fā)展,從而與技術(shù)進(jìn)步和EDA產(chǎn)業(yè)的發(fā)展相適應(yīng)。器件的復(fù)雜度在...
FPGA學(xué)習(xí)筆記:PLL IP核的使用方法
IP(Intellectual Property)是知識(shí)產(chǎn)權(quán)的意思,半導(dǎo)體行業(yè)的IP是“用于ASIC或FPGA中的預(yù)先設(shè)計(jì)好的電路功能模塊”。一些常用的...
FPGA學(xué)習(xí)筆記:ROM IP核的使用方法
上一篇介紹了常用的鎖相環(huán)IP,這一節(jié)將介紹一種較為常用的 存儲(chǔ)類IP核 ——ROM的使用方法。ROM是 只讀存儲(chǔ)器 (Read-Only Memory)...
MC8051是與MCS一5l系列微處理器指令集完全兼容的8位嵌入式微處理器,通過(guò)芯核重用技術(shù),可廣泛應(yīng)用在一些面積要求比較苛刻,而對(duì)速度要求不是很高的片...
2012-05-22 標(biāo)簽:IP核VHDL源代碼MC8051微處理器 7.9k 0
本文開源一個(gè)FPGA項(xiàng)目:基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡(jiǎn)單用戶接口的讀寫方式:《DDR3讀寫測(cè)試》,如果在某些項(xiàng)目中,我們...
經(jīng)驗(yàn)貼:ADI官方IP核與例程編譯指南
ADI的官方demo板整套快速設(shè)計(jì)是相當(dāng)具有參考意義的,在購(gòu)買官方開發(fā)板后,通過(guò)官方例程可以快速學(xué)習(xí)對(duì)應(yīng)AD/DA的使用方法。不僅如此,ADI官方的IP...
FPGA學(xué)習(xí)筆記:FIFO IP核的使用方法
FIFO(First In First Out, 先入先出 ),是一種數(shù)據(jù)緩沖器,用來(lái)實(shí)現(xiàn)數(shù)據(jù)先入先出的讀寫方式。數(shù)據(jù)按順序?qū)懭?FIFO,先被寫入的數(shù)...
基于SOPC和DDS IP核的可重構(gòu)信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)
SOPC(System on a Programmable Chip,片上可編程系統(tǒng))是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器...
Xilinx FFT IP核功能?實(shí)現(xiàn)介紹與仿真
FFT算法是計(jì)算DFT的高效算法。算法最初由J.W.Cooley和J.W.Tukey于1965年提出,之后又有新的算法不斷涌現(xiàn),總的來(lái)說(shuō)發(fā)展方向有兩個(gè):...
FPGA端掛載DDR時(shí),對(duì)FPGA引腳的約束和選擇并不是隨意的,有一定的約束規(guī)則,一般可以通過(guò)利用vivado工具中的pin assignment去選擇...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |