完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > verilog
Verilog HDL是一種硬件描述語言（HDL:Hardware Description Language），以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章：716個 瀏覽：114756次 帖子：949個
對于8位向量中的每個位，檢測輸入信號何時從一個時鐘周期的0變?yōu)橄乱粋€時鐘周期的1（類似于上升沿檢測）。應(yīng)在從0到1的跳變發(fā)生后的周期內(nèi)設(shè)置輸出位。
SystemVerilog有兩種類型的數(shù)組：壓縮數(shù)組和非壓縮數(shù)組。壓縮數(shù)組是連續(xù)存儲的位的集合，通常稱為向量。非壓縮數(shù)組是網(wǎng)絡(luò)或變量的集合。
2023-02-09 標(biāo)簽：網(wǎng)絡(luò)VerilogSystem 1.6k 0
SystemVerilog union允許單個存儲空間以不同的數(shù)據(jù)類型存在，所以union雖然看起來和struct一樣包含了很多個成員，實際上物理上共享...
2022-11-09 標(biāo)簽：VerilogSystem結(jié)構(gòu)體 1.6k 0
數(shù)字邏輯電路分為組合邏輯電路和時序邏輯電路。時序邏輯電路是由組合邏輯電路和時序邏輯器件構(gòu)成（觸發(fā)器），即數(shù)字邏輯電路是由組合邏輯和時序邏輯器件構(gòu)成。
線網(wǎng)類型表示硬件電路元件之間實際存在的物理連線，有很多種：wire、tri、wor等等，當(dāng)然日常使用wire最多，其他的都沒遇到過。
串口的全程為串行接口，也稱為串行通信接口，是采用串行通信方式的擴展接口。與串口對應(yīng)的并行接口，例如高速AD和DA，
Verilog邊碼邊學(xué)Lesson：圖像采集與顯示設(shè)計之PLL配置與例化
PLL(Phase Locked Loop)：為鎖相回路或鎖相環(huán)，用來統(tǒng)一整合時脈訊號，使內(nèi)存能正確的存取資料。PLL用于振蕩器中的反饋技術(shù)。許多電子設(shè)...
基于Feature架構(gòu)設(shè)計的百兆以太網(wǎng)交換機項目
第二代交換機有更豐富的feature，更貼近真正使用的功能，除rtl代碼，詳細設(shè)計文檔外，還會包括驗證環(huán)境、驗證代碼，最后項目完成后，會全部開源供大家學(xué)...
現(xiàn)代硬件設(shè)計始于以自然語言提供的規(guī)范。然后，在綜合電路元件之前，硬件工程師將其翻譯成適當(dāng)?shù)挠布枋稣Z言（HDL），例如Verilog。自動翻譯可以減少工...
可以在任意時刻啟動，可以重復(fù)啟動，延時時長可調(diào)，單位可切換（ms/us），在50MHz時鐘下的延時范圍是1ms-85899ms/1us-85899us。
在本系列的第一部分中，介紹了SystemVerilog接口的基本概念，并描述了這些接口的參數(shù)化給測試平臺代碼帶來的問題。在第二部分中，描述了使用訪問器類...
如何高效替換Soft IP中的標(biāo)準(zhǔn)cell
我們在購買soft IP的時候，vendor提供的是通用的verilog/system verilog的代碼，而在不同的項目中，我們采用的工藝不一樣，因...
賽靈思Verilog(FPGA/CPLD)設(shè)計技巧
以下是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度的可靠性你必須確定你的設(shè)計通過所有的這些檢查 。
無論是SystemVerilog還是SpinalHDL,都有Last valid assignment wins的語法特征。如在SpinalHDL-Do...
在實際電路中存在兩種延遲，慣性延遲 (Inertial delay) 和傳導(dǎo)延遲 (Transport delay)。
模塊是Verilog 的基本描述單位，用于描述某個設(shè)計的功能或結(jié)構(gòu)及其與其他模塊通信的外部端口。
FPGA設(shè)計硬件語言Verilog中的參數(shù)化
FPGA 設(shè)計的硬件語言Verilog中的參數(shù)化有兩種關(guān)鍵詞：define 和 paramerter,參數(shù)化的主要目的是代碼易維護、易移植和可讀性好。
2022-12-26 標(biāo)簽：FPGA設(shè)計VerilogC語言 1.5k 0
通過簡單的保存-恢復(fù)策略避免UVM VIP的冗余仿真周期
Verilog 提供了在特定時間點保存設(shè)計及其測試平臺狀態(tài)的選項。我們可以將模擬恢復(fù)到相同的狀態(tài)，然后從那里繼續(xù)。這可以通過從Verilog代碼添加適當(dāng)...
需要手工在 C++ 代碼里明確指定可并行執(zhí)行的任務(wù)（用 task，添加頭文件 hls_task.h)，同時可并行執(zhí)行的 task 接口（對應(yīng) C++ 函...
首先，F(xiàn)PGA開發(fā)工程師是一個相對高薪的工作，但是，很多同學(xué)在剛?cè)腴T時都會有一種無從下手的感覺，尤其是將FPGA作為第一個要掌握的開發(fā)板時，更是感覺苦惱...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機器人發(fā)燒友
