完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > vitis
Vitis Model Composer 是一款 Xilinx 工具包,支持在 MATALB? 和 Simulink? 環(huán)境中進行快速設(shè)計探索和驗證,并加速 Xilinx 器件的量產(chǎn)。
文章:97個 瀏覽:8436次 帖子:21個
Vitis HLS 是一種高層次綜合工具,支持將 C、C++ 和 OpenCL 函數(shù)硬連線到器件邏輯互連結(jié)構(gòu)和 RAM/DSP 塊上。Vitis HLS...
閑談Vitis AI|DPU在UltraScale平臺下的軟硬件流程(1)
本篇中,我想跳過一些細枝末節(jié), 先簡單介紹 AMD Xilinx Vitis AI 在 Zynq 這個硬件加速平臺下軟硬件開發(fā)的基本思路和流程,把各個開...
如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹
您將在這篇博客中了解系統(tǒng)設(shè)備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數(shù)據(jù)。本文...
《基于“礦板”低成本學習Zynq系列》之十-RSA加密程序認證
前面我們測試了DDR,片上memory,片內(nèi)外設(shè)等都OK,也進行了跑分,基本可以確認SOC沒問題了,我們現(xiàn)在來測試下加密。
如何在Vitis HLS中使用C語言代碼創(chuàng)建AXI4-Lite接口
您是否想創(chuàng)建自己帶有 AXI4-Lite 接口的 IP 卻感覺無從著手?本文將為您講解有關(guān)如何在 Vitis HLS 中使用 C 語言代碼創(chuàng)建 AXI4...
在Vitis中創(chuàng)建基于ARM的BareMetal程序設(shè)計
Create Application,選擇一個新的XSA文件,導入從Vivado獲得的XSA文件。
如何使用Vitis-AI加速YOLOX模型實現(xiàn)視頻中的目標檢測
本文將介紹如何使用Vitis-AI加速YOLOX模型實現(xiàn)視頻中的目標檢測,并對相關(guān)源碼進行解讀。由于演示的示例程序源碼是Vitis-AI開源項目提供的,...
如何在Vitis中使用Git集成以及如何使用團隊操作來共享Vitis工程
在上述兩種情況下,用戶始終都能使用 “Refresh Project Models”(刷新工程模型)選項從 Git 倉庫獲取最新更改,在 “System...
《基于“礦板”低成本學習Zynq系列》之九-廉頗老矣否,雖礦也要跑個分
前面我們測試了DDR,片上memory,片內(nèi)外設(shè)等都OK,那么現(xiàn)在我們就來跑個分看卡你性能怎么樣。
相比于VivadoHLS,Vitis HLS更加智能化,這體現(xiàn)在Vitis HLS可以自動探測C/C++代碼中可并行執(zhí)行地部分而無需人工干預添加prag...
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 ...
使用AMD Vitis進行嵌入式設(shè)計開發(fā)用戶指南
由于篇幅有限,本文僅選取部分內(nèi)容進行分享。 Vitis 簡介 AMD Vitis 工具套件包含多種設(shè)計技術(shù),用于開發(fā)以 AMD 器件(例如,AMD Ve...
2025-01-08 標簽:amd嵌入式設(shè)計Vitis 2.6k 0
Vitis HLS工具在Standalone模式下調(diào)用Xilinx Vision Library L1 API例程
在論壇上遇到在高層次綜合工具中調(diào)用視覺庫遇到的大多數(shù)問題都和 opencv 庫以及Xilinx Vision 庫的安裝路徑有關(guān),如今 Vitis HLS...
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學運算,然后將數(shù)據(jù)寫回存...
在X86處理器上跑嵌入式應用程序的Software Emulation
在 Vitis 流程中,編譯的目標分為軟件仿真(software emultion),硬件仿真(hardware emulation)以及硬件(hard...
使用Vitis AI在Zynq MP上實現(xiàn)手勢識別
FPGA得益于其高可編程性以及低延遲,低功耗的特點,在機器學習的推理領(lǐng)域已獲得了廣泛的關(guān)注。在過去,F(xiàn)PGA對于軟件開發(fā)人員來說有較高的開發(fā)門檻,把一部...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |