完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1696個(gè) 瀏覽:132019次 帖子:5361個(gè)
在FPGA 邏輯設(shè)計(jì)中經(jīng)常用到的數(shù)據(jù)存儲(chǔ)方式有ROM、RAM和FIFO,根據(jù)不同的應(yīng)用場(chǎng)景選擇不同的存儲(chǔ)方式。Xilinx 平臺(tái)三種存儲(chǔ)方式在使用過程中...
關(guān)于FPGA的功耗評(píng)估需要知道些什么
項(xiàng)目設(shè)計(jì)初期會(huì)選型,工程師根據(jù)資源、IO、硬核、IP等選擇對(duì)應(yīng)型號(hào)的FPGA。功耗部分xilinx提供了XPE表格(Xilinx PowerEstima...
Xilinx UltraScale+ 器件集成 MIPI D-PHY
無論您正在設(shè)計(jì)的處理系統(tǒng)是用于汽車、物聯(lián)網(wǎng),還是用于 VR/AR 應(yīng)用,符合 MIPI 標(biāo)準(zhǔn)的傳感器及顯示器均是實(shí)現(xiàn)可擴(kuò)展性、高抗噪性及高抖動(dòng)容限的必要條件。
Xilinx FPGA芯片擁有多個(gè)系列和型號(hào),以滿足不同應(yīng)用領(lǐng)域的需求。以下是一些主要的Xilinx FPGA芯片系列及其特點(diǎn)。
關(guān)于高阻態(tài)和OOC(out of context)綜合方式
Xilinx Vivado工具支持僅將系統(tǒng)設(shè)計(jì)的一部分進(jìn)行綜合,即OOC(out of context)綜合方式。OOC綜合方式的流程就是將設(shè)計(jì)的某個(gè)模...
AD9739A FMC板與Xilinx FPGA平臺(tái)的接口
AD9739A FMC板基于14位DAC,能夠讓有線電視和寬帶運(yùn)營(yíng)商將高至1 GHz的整個(gè)電纜頻譜合成于Xilinx Virtex-6 ML605、Ki...
想想買保險(xiǎn)產(chǎn)品的時(shí)候,各種產(chǎn)品選的是頭暈眼花,腦子里整天就想著對(duì)比兩個(gè)字??臻g應(yīng)用首要考慮的因素就是可靠性,要保險(xiǎn)的產(chǎn)品,而不僅僅是給產(chǎn)品買保險(xiǎn),所以更...
賽靈思 FPGA 芯片對(duì)模擬輸入信號(hào)的數(shù)字化介紹
現(xiàn)如今,賽靈思 FPGA 上采用低電壓差分信令 (LVDS) 輸入, 僅需一個(gè)電阻器和一個(gè)電容器就能實(shí)現(xiàn)模擬輸入信號(hào)的數(shù)字化 。 由于數(shù)百組 LVDS ...
FDRE代表一個(gè)單D型觸發(fā)器,含的有五個(gè)信號(hào)分別為: 數(shù)據(jù)(data,D)、時(shí)鐘使能(Clock enable,CE)、時(shí)鐘(Clock)、同步復(fù)位(...
xilinx下載器驅(qū)動(dòng)提示“系統(tǒng)找不到指定的路徑”的解決過程
本篇記錄了本人解決xilinx下載器驅(qū)動(dòng)安裝問題(裝驅(qū)動(dòng)提示錯(cuò)誤如下圖)。主要過程就是更新到win10,再重裝驅(qū)動(dòng)即可,最后測(cè)試在Vivado2015....
2013首屆儀器儀表器件選型技術(shù)研討會(huì)(http://www.eepw.com.cn/event/action/instrument2013/),視頻題...
2018-05-24 標(biāo)簽:fpga測(cè)試測(cè)量xilinx 6.4k 0
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十章自定義IP實(shí)驗(yàn)
創(chuàng)建自己的IP核有很多好處,例如系統(tǒng)設(shè)計(jì)定制化;設(shè)計(jì)復(fù)用,可以在在IP核中加入license, 有償提供給別人使用;簡(jiǎn)化系統(tǒng)設(shè)計(jì)和縮短設(shè)計(jì)時(shí)間。用ZYN...
Xilinx SRIO IP介紹和使用經(jīng)驗(yàn)分享
隨著PCIe接口、以太網(wǎng)接口的飛速發(fā)展,以及SOC芯片的層出不窮,芯片間的數(shù)據(jù)交互帶寬大大提升并且正在向片內(nèi)交互轉(zhuǎn)變;SRIO接口的應(yīng)用市場(chǎng)在縮小,但是...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片內(nèi)FIFO讀寫測(cè)試實(shí)驗(yàn)
FIFO: First in, First out代表先進(jìn)的數(shù)據(jù)先出,后進(jìn)的數(shù)據(jù)后出。Xilinx在VIVADO里為我們已經(jīng)提供了FIFO的IP核, 我...
UltraFast設(shè)計(jì)方法時(shí)序收斂快捷參考指南
《UltraFast 設(shè)計(jì)方法時(shí)序收斂快捷參考指南》提供了以下分步驟流程, 用于根據(jù)《UltraFast設(shè)計(jì)方法指南》( UG949 )中的建議快速完成...
2021-11-05 標(biāo)簽:Xilinx時(shí)序設(shè)計(jì) 6.2k 0
Xilinx FPGA CFGBVS 引腳以及BANK電壓硬件設(shè)計(jì)注意事項(xiàng)
配置組電壓選擇引腳必須設(shè)置為高電平或低電平,以確定I/O電壓支持的引腳在bank0
引言:本文我們簡(jiǎn)單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束。
現(xiàn)場(chǎng)可編程門陣列(FPGA)技術(shù)不斷呈現(xiàn)增長(zhǎng)勢(shì)頭。 1984年Xilinx剛剛創(chuàng)造出FPGA時(shí),它還是簡(jiǎn)單的膠合邏輯芯片,而如今在信號(hào)處理和控制應(yīng)用中,...
Xilinx Zynq系統(tǒng)如何實(shí)現(xiàn)IEEE1588協(xié)議
IEEE1588/PTP 協(xié)議是實(shí)時(shí)工業(yè)軟件的一個(gè)重要的協(xié)議,本博文討論該協(xié)議在Xilinx Zynq 系統(tǒng)·上如何實(shí)現(xiàn)IEEE1588 協(xié)議。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |