完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1696個(gè) 瀏覽:131986次 帖子:5361個(gè)
對(duì)于FPGA工程師除了日常的調(diào)試工作以外,批量生產(chǎn)時(shí)候指導(dǎo)生成人員下載我們生成的固化文件也是我們的工作,所以今天講一講FPGA單獨(dú)下載<固化文件&...
深入開源處理器內(nèi)部,RISC-V技術(shù)分析
FPGA技術(shù)與(V)HDL的結(jié)合在電子專家中很受歡迎,RISC-V為專業(yè)應(yīng)用增加了開源途徑。在本文中,我們測(cè)試了一些在Elektor的“Alchitry...
由于傳輸線的時(shí)延不一致和抖動(dòng)存在,接收端不能正確的采樣數(shù)據(jù),對(duì)不準(zhǔn)眼圖中點(diǎn)。 然后就想到了從數(shù)據(jù)里面恢復(fù)出時(shí)鐘去采樣數(shù)據(jù),即CDR
XRT 自2021.1更新后,原有的 XRT Tool指令發(fā)生了一些變化。包括xbmgmt,xclbinutil,xbutil,xbflash2(sta...
2023-01-11 標(biāo)簽:amdXilinx操作系統(tǒng) 3.6k 0
AMD-Xilinx FPGA功耗優(yōu)化設(shè)計(jì)簡(jiǎn)介
對(duì)于FPGA來說,設(shè)計(jì)人員可以充分利用其可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗,然后再通過優(yōu)化技術(shù)來使FPGA和相應(yīng)的硬件設(shè)計(jì)滿足其功耗方面的要求。
Xilinx FPGA的組成部分 本文是以Xilinx Kintex UltraScale+ 系列為參考所寫,其他系列有所不同,可以參考相應(yīng)的user ...
可編程邏輯器件的發(fā)展歷史,CPLD工作原理與簡(jiǎn)介
內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP和CPU等軟處理核(Soft Cor...
JESD204B接口一般用在高速的AD和DA芯片上,用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳,所以正在逐步取代LVDS接口(引用w...
閑談Vitis AI|DPU在UltraScale平臺(tái)下的軟硬件流程(1)
本篇中,我想跳過一些細(xì)枝末節(jié), 先簡(jiǎn)單介紹 AMD Xilinx Vitis AI 在 Zynq 這個(gè)硬件加速平臺(tái)下軟硬件開發(fā)的基本思路和流程,把各個(gè)開...
Xilinx-vivado的網(wǎng)表形式有edf和dcp兩個(gè)方式,兩個(gè)方式各有不同。對(duì)于仿真來說,兩者均需轉(zhuǎn)換為verilog的形式進(jìn)行仿真,只是使用的命令不同。
這個(gè)命令指定clock之間是異步關(guān)系,時(shí)序分析時(shí)會(huì)完全ignore這些clock之間的path。
約束文件是FPGA設(shè)計(jì)中不可或缺的源文件。那么如何管理好約束文件呢? 到底設(shè)置幾個(gè)約束文件? 通常情況下,設(shè)計(jì)中的約束包括時(shí)序約束和物理約束。前者包括時(shí)...
Xilinx提供的手冊(cè)《ug1144-petalinux-tools-reference-guide_chn》,該文檔有說明petalinux版本支持的...
簡(jiǎn)談Xilinx FPGA原理及結(jié)構(gòu)
FPGA是在PAL、PLA和CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展起來的一種更復(fù)雜的可編程邏輯器件。它是ASIC領(lǐng)域中的一種半定制電路,既解決了定制電路...
比特流是一個(gè)常用詞匯,用于描述包含F(xiàn)PGA完整內(nèi)部配置狀態(tài)的文件,包括布線、邏輯資源和IO設(shè)置。大多數(shù)現(xiàn)代FPGA都是基于SRAM的,包括Xilinx ...
如何在設(shè)計(jì)中例化和使用多個(gè)BSCANE2模塊
本文對(duì)如何在一個(gè)工程里例化和使用多個(gè)BSCANE2模塊做一個(gè)簡(jiǎn)單說明。
利用設(shè)計(jì)網(wǎng)關(guān)的 IP 內(nèi)核在 Xilinx VCK190 評(píng)估套件上加速人工智能應(yīng)用
Xilinx 的 Versal AI Core 系列器件旨在通過使用高計(jì)算效率的 ASIC 級(jí) AI 計(jì)算引擎和靈活的可編程結(jié)構(gòu)來解決 AI 推理的獨(dú)特...
PS部分和PL部分的上電時(shí)序是獨(dú)立的,為了防止損壞器件,器件內(nèi)部已經(jīng)進(jìn)行了隔離。
在Xilinx 7系列FPGA上兩種實(shí)現(xiàn)方式的差別
在FPGA設(shè)計(jì)開發(fā)中,很多場(chǎng)合會(huì)遇到同一根信號(hào)既可以是輸入信號(hào),又可以是輸出信號(hào),即IO類型(Verilog定義成inout)。
會(huì)議系統(tǒng)設(shè)計(jì)組成及功能
隨著疫情的出現(xiàn),線上會(huì)議的應(yīng)用越來越廣泛,相關(guān)的技術(shù)也越來越成熟,但當(dāng)前的線上會(huì)議系統(tǒng)大都基于電腦和手機(jī),便于個(gè)人使用,但由于其攝像頭拍攝方向固定,當(dāng)會(huì)...
2022-10-19 標(biāo)簽:Xilinx圖像識(shí)別會(huì)議系統(tǒng) 2.9k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |