完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1696個 瀏覽:131989次 帖子:5361個
本文為解決基于C++的傳統(tǒng)定價程序帶來的處理時間長、延遲高、處理速率低的問題,提出并實現(xiàn)了一種基于FPGA的并行流水線計算處理設(shè)計,能夠完成對雪球期權(quán)的...
如何使用其gearbox功能來實現(xiàn)不同的比率的串并轉(zhuǎn)換功能
在SelectIO簡介連載一中介紹了其架構(gòu),本章會繼續(xù)介紹如何使用其gearbox功能來實現(xiàn)不同的比率的串并轉(zhuǎn)換功能。7 Series FPGA中LVD...
對 AXI master的全面討論變得困難。我還沒有(還)想出如何簡化材料來寫一篇關(guān)于如何構(gòu)建通用 AXI master器的帖子,這已經(jīng)夠難了——通常來...
7系列FPGA時鐘資源通過專用的全局和區(qū)域I/O和時鐘資源管理符合復(fù)雜和簡單的時鐘要求。時鐘管理塊(CMT)提供時鐘頻率合成、減少偏移和抖動過濾等功能。...
在 WE = 0 時,兩個口均為讀出口,A 口的地址線 ADDR[3:0] 的地址為 0,在 SPO[7:0] 上讀出數(shù)據(jù) 17,B 口的地址線 DPR...
引言:本文我們簡單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束。
Xilinx 或 Altera 等 FPGA 供應(yīng)商在其數(shù)據(jù)表中提供了推薦或要求的上電序列,這些數(shù)據(jù)表可輕松在線訪問。不同供應(yīng)商的排序要求各不相同,...
現(xiàn)場可編程門陣列(FPGA)可以實現(xiàn)任意數(shù)字邏輯,從微處理器到視頻生成器或加密礦機,一應(yīng)俱全。FPGA由許多邏輯模塊組成,每個邏輯模塊通常由觸發(fā)器和邏輯...
表1-1列出了7系列FPGA封裝中的管腳定義。注意:表1-12有單獨列出的專用通用用戶I/O,也有標(biāo)記IO_LXXY_ZZZ#或者I/O_XX_ZZZ_...
基于Xilinx Zynq UltraScale+ RFSoC ZCU216評估套件詳細內(nèi)容介紹
Zynq UltraScale+ RFSoC 是業(yè)界首款單芯片自適應(yīng)無線電平臺,在一款芯片內(nèi)集成射頻直采數(shù)據(jù)轉(zhuǎn)換器、單芯片軟決策前向糾錯核(SD-FEC...
FPGA端掛載DDR時,對FPGA引腳的約束和選擇并不是隨意的,有一定的約束規(guī)則,一般可以通過利用vivado工具中的pin assignment去選擇...
?xilinx 的 FPGA 時鐘結(jié)構(gòu),7 系列 FPGA 的時鐘結(jié)構(gòu)和前面幾個系列的時鐘結(jié)構(gòu)有了很大的區(qū)別,7系列的時鐘結(jié)構(gòu)如下圖所示。
單口 RAM(Single RAM)、雙口 RAM(Dual RAM)、簡單雙口 RAM(Simple-Dual RAM)、真雙口 RAM(True-D...
明德?lián)PXILINX-K7核心板7K325 410T工業(yè)級
明德?lián)PMP5650核心板-工業(yè)級 KINTEX-7 FPGA 芯片325T/410T 相對較低的成本實現(xiàn)超高的性能
現(xiàn)代PLD的核電源為內(nèi)部多數(shù)電路供電,所消耗的功率也最高。每一次新工藝的出現(xiàn),都會產(chǎn)生新的核電源要求。支持PLD輔助電路的核電電源用于配置邏輯電路、時鐘...
xilinx core generator里面的block ram介紹
CORE Generator里有很多的IP核,適合用于各方面的設(shè)計。一般來說,它包括了:基本模塊,通信與網(wǎng)絡(luò)模塊,數(shù)字信號處理模塊,數(shù)字功能設(shè)計模塊,存...
深度估算是自動駕駛領(lǐng)域的一項關(guān)鍵技術(shù)。作為自動駕駛中最常用的傳感器,攝像頭能夠獲取全面、豐富又密集的信息。基于立體視覺的深度估算技術(shù)可以準(zhǔn)確識別和定位運...
2022-06-10 標(biāo)簽:神經(jīng)網(wǎng)絡(luò)算法Xilinx 6k 0
在Vivado中創(chuàng)建基于IP集成器(IP Integrator)的設(shè)計
Zynq UltraScale+ RFSoC 是業(yè)界首款單芯片自適應(yīng)無線電平臺,在一款芯片內(nèi)集成射頻直采數(shù)據(jù)轉(zhuǎn)換器、單芯片軟決策前向糾錯核(SD-FEC...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |