完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1696個(gè) 瀏覽:132032次 帖子:5361個(gè)
Xilinx-7Series-FPGA高速收發(fā)器使用學(xué)習(xí)
FPGA內(nèi)部并行數(shù)據(jù)通過FPGATX Interface進(jìn)入TX發(fā)送端,然后經(jīng)過PCS和PMA子層的各個(gè)功能電路處理之后,最終從TX驅(qū)動(dòng)器中以高速串行數(shù)據(jù)輸出。
截止目前,全球疫情蔓延,對各地的醫(yī)療系統(tǒng)、醫(yī)療設(shè)施的應(yīng)對能力帶來了重大考驗(yàn),體溫監(jiān)測儀、呼吸機(jī)、監(jiān)護(hù)儀等防控疫情的醫(yī)療電子產(chǎn)品市場需求快速增長,以5G、...
PL設(shè)計(jì)中MPSoC EMIO GPIO的應(yīng)用
MPSoC 為PL提供了96個(gè)GPIO,通過EMIO管腳鏈接到PL。 普通PL設(shè)計(jì),一般只會(huì)用到幾個(gè)GPIO管腳。可以使用Vivado IPI中的Sli...
XILINX在Transceiver用戶手冊里提出了對模擬電源的文波噪聲要求:10mV p-p 10kHz~80Mhz。大多數(shù)客戶一看到該指標(biāo)要求的第一...
2017-02-10 標(biāo)簽:XilinxTransceiver電源文波 2.7k 0
LOC約束是FPGA設(shè)計(jì)中最基本的布局約束和綜合約束,能夠定義基本設(shè)計(jì)單元在FPGA芯片中的位置,可實(shí)現(xiàn)絕對定位、范圍定位以及區(qū)域定位。
賽靈思基于FPGA平臺的PFM電機(jī)控制方案有何優(yōu)勢?
PFM為什么是一種比PWM更好的電機(jī)控制算法?賽靈思基于PFM算法的電機(jī)控制方案到底有何優(yōu)勢?詳見本文分析...
C/C++/OpenCL 應(yīng)用編譯的SDSoC開發(fā)
SDSoC:面向SoC和MPSoC 的軟件定義開發(fā)環(huán)境 TI參考設(shè)計(jì)可加速開發(fā)Xilinx MPSoC、SoC和FPGA應(yīng)用電源解決方案 Zynq-70...
AMD-Xilinx FPGA功耗優(yōu)化設(shè)計(jì)簡介
對于FPGA來說,設(shè)計(jì)人員可以充分利用其可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗,然后再通過優(yōu)化技術(shù)來使FPGA和相應(yīng)的硬件設(shè)計(jì)滿足其功耗方面的要求。
FPGA零基礎(chǔ)學(xué)習(xí):數(shù)字電路中的時(shí)序邏輯
大俠好,歡迎來到FPGA技術(shù)江湖。本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開始,最詳細(xì)操作步驟,最直白的言語描述,手把手的“傻瓜式”講解...
基于Xilinx Zynq SoC的“小傻瓜(Snickerdoodle)”開發(fā)套件
今天向大家推薦一款基于Xilinx Zynq SoC的低價(jià)開發(fā)板,這款開發(fā)板命名為“小傻瓜(Snickerdoodle)”,是位于美國舊金山的設(shè)計(jì)工作室...
在高速接口設(shè)計(jì)中,時(shí)序收斂往往是工程師面臨的最大“噩夢”。當(dāng)數(shù)據(jù)傳輸速率突破 800Mbps 時(shí),微小的 PCB 走線差異都足以讓系統(tǒng)崩潰。本文將深度剖...
FPGA設(shè)計(jì)的“三個(gè)代表”:Ultrafastdesign methodology
UFDM建議正確的HDL coding風(fēng)格來滿足目標(biāo)器件,討論時(shí)序約束和時(shí)序收斂。正確的IO約束,IO管腳分配和布局,物理約束,并提供了滿足時(shí)序收斂的技...
批命令 A、開始-運(yùn)行:cmd 在DOS窗口輸入:“ compxlib –s mti_se –f all –l all –o c:\Modeltech ...
基于Xilinx Virtex-II FPGA的硬件哈希算法的研究分析
在計(jì)算關(guān)鍵詞在文檔里出現(xiàn)次數(shù)的過程中,需要一種存儲(chǔ)結(jié)構(gòu)來存儲(chǔ)相關(guān)信息,這種存儲(chǔ)結(jié)構(gòu)必須易于執(zhí)行查找、插入及刪除操作。哈希是一種以常數(shù)平均時(shí)間執(zhí)行查找、插...
Pentek 開展的FPGA設(shè)計(jì),縮短設(shè)計(jì)周期同時(shí)最小化風(fēng)險(xiǎn)
作者:Robert Sgandurra,Pnetek公司產(chǎn)品總監(jiān) 當(dāng)面對一個(gè)項(xiàng)目計(jì)劃時(shí),你最后一次聽到“需要多長時(shí)間就花多長時(shí)間”或者“如果第一次不成功...
對Xilinx Cyclone系列EP2C8Q208C8芯片進(jìn)行在線測試研究
在驗(yàn)證和調(diào)試系統(tǒng)時(shí),傳統(tǒng)上是把信號線引到I/O引腳,然后采用示波器、邏輯分析儀或總線分析儀進(jìn)行測量和分析。由于這些設(shè)備相當(dāng)昂貴,而且調(diào)試時(shí)又需要許多連線...
數(shù)字設(shè)計(jì)FPGA應(yīng)用:編譯軟件的安裝與使用
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語言及VIVADO的應(yīng)用,并循序漸進(jìn)...
通過Xilinx FFT IP核的使用實(shí)現(xiàn)OFDM
由于OFDM接收機(jī)中大多是數(shù)據(jù)串并轉(zhuǎn)換后的連續(xù)低速并行數(shù)據(jù)流輸入FFT,故這里采用流水線結(jié)構(gòu)。之后根據(jù)OFDM子載波數(shù)選擇變換長度。該IP核僅支持50M...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |